絕緣體上硅橫向絕緣柵雙極型器件（SOI-LIGBT）具有電流密度大、擊穿電壓高、開關速度快及集成度高等諸多優(yōu)勢,已經(jīng)成為推動功率集成電路發(fā)展的核心器件。經(jīng)過多年的發(fā)展,SOI-LIGBT器件的電學性能得到大幅度提升,但是作為末級輸出端應用的自保護型SOI-LIGBT器件的ESD（Electro-Static Discharge）響應特性研究還未見報道,限制了SOI-LIGBT器件的應用與發(fā)展。因此,需要對自保護型SOI-LIGBT器件ESD可靠性進行深入研究。本文在建立ESD測試與仿真平臺的基礎上,首先分析了自保護型SOI-LIGBT器件在正向阻斷區(qū)、電壓回滯區(qū)、電壓維持區(qū)和二次擊穿區(qū)的ESD響應特性機理;然后分析了不同抗閂鎖結(jié)構(gòu)對自保護型SOI-LIGBT器件ESD魯棒性的影響,包括陰極N+/P+間隔結(jié)構(gòu)、P-body包鳥嘴結(jié)構(gòu)、陰極Trench結(jié)構(gòu)和柵Poly分段結(jié)構(gòu);還研究了不同快關斷結(jié)構(gòu)對自保護型SOI-LIGBT器件ESD魯棒性的影響,包括陽極短路結(jié)構(gòu)、分段陽極結(jié)構(gòu)和陽極P+/P-結(jié)構(gòu);最終,提出了兩種高ESD自保護魯棒性的器件結(jié)構(gòu),其中N+輔助觸發(fā)結(jié)構(gòu)的器件二次擊穿電流提升... 

【文章頁數(shù)】：75 頁

【學位級別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 研究背景
        1.1.1 SOI工藝簡介
        1.1.2 SOI-LIGBT器件的發(fā)展
    1.2 自保護型SOI-LIGBT器件ESD可靠性問題及研究現(xiàn)狀
    1.3 論文研究內(nèi)容及組織結(jié)構(gòu)
        1.3.1 論文研究內(nèi)容
        1.3.2 論文組織結(jié)構(gòu)
第二章 SOI-LIGBT器件原理及其ESD自保護可靠性研究平臺
    2.1 SOI-LIGBT器件原理
        2.1.1 閾值電壓
        2.1.2 閂鎖特性
        2.1.3 關斷特性
        2.1.4 自保護型SOI-LIGBT器件工藝結(jié)構(gòu)及電學參數(shù)
    2.2 SOI-LIGBT器件ESD自保護可靠性研究測試平臺
        2.2.1 靜電放電模式
        2.2.2 傳輸線脈沖測試平臺
        2.2.3 直流參數(shù)測試平臺
    2.3 SOI-LIGBT器件ESD自保護可靠性研究仿真平臺
    2.4 本章小結(jié)
第三章 自保護型SOI-LIGBT器件ESD魯棒性研究
    3.1 自保護型SOI-LIGBT器件的ESD響應特性分析
        3.1.1 正向阻斷區(qū)
        3.1.2 電壓回滯區(qū)
        3.1.3 電壓維持區(qū)
        3.1.4 二次擊穿區(qū)
    3.2 不同抗閂鎖結(jié)構(gòu)對自保護型SOI-LIGBT器件ESD魯棒性的影響
        3.2.1 陰極N+/P+間隔結(jié)構(gòu)對器件ESD可靠性的影響
        3.2.2 P-body包鳥嘴結(jié)構(gòu)對器件ESD可靠性的影響
        3.2.3 陰極Trench結(jié)構(gòu)對器件ESD可靠性的影響
        3.2.4 柵Poly分段結(jié)構(gòu)對器件ESD可靠性的影響
    3.3 不同快關斷結(jié)構(gòu)對自保護型SOI-LIGBT器件ESD魯棒性的影響
        3.3.1 陽極短路結(jié)構(gòu)對器件ESD可靠性的影響
        3.3.2 分段陽極結(jié)構(gòu)對器件ESD可靠性的影響
        3.3.3 陽極P+/P-結(jié)構(gòu)對器件ESD可靠性的影響
    3.4 新型高ESD自保護魯棒性的SOI-LIGBT器件研究
        3.4.1 陰極N+輔助觸發(fā)結(jié)構(gòu)
        3.4.2 分段N-buffer結(jié)構(gòu)
    3.5 本章小結(jié)
第四章 不同重復ESD應力下自保護型SOI-LIGBT電學參數(shù)退化研究
    4.1 ESD脈沖幅度對自保護型SOI-LIGBT電學參數(shù)退化的影響
    4.2 ESD脈沖邊沿速率對自保護型SOI-LIGBT電學參數(shù)退化的影響
    4.3 ESD脈沖維持時間對自保護型SOI-LIGBT電學參數(shù)退化的影響
    4.4 ESD脈沖沖擊次數(shù)對自保護型SOI-LIGBT電學參數(shù)退化的影響
    4.5 本章小結(jié)
第五章 總結(jié)與展望
    5.1 總結(jié)
    5.2 展望
致謝
參考文獻
碩士期間取得成果


【參考文獻】：
期刊論文
[1]GGNMOS叉指寬度與金屬布線對ESD防護性能的影響[J]. 梁海蓮,董樹榮,顧曉峰,李明亮,韓雁.  固體電子學研究與進展. 2013(02)
[2]深亞微米工藝ESD電路設計參數(shù)研究[J]. 李志國,岳素格,孫永姝.  微電子學與計算機. 2009(11)
[3]一種新型IC保護單元ESD評價方式——TLP測試[J]. 陸堅,朱衛(wèi)良.  電子與封裝. 2008(12)
[4]SOI材料的發(fā)展歷史、應用現(xiàn)狀與發(fā)展新趨勢（下）[J]. 陳猛,王一波.  中國集成電路. 2007(08)
[5]SOI技術的新進展[J]. 林成魯.  功能材料與器件學報. 2001(01)

碩士論文
[1]SOI高壓集成電路的隔離技術研究[D]. 楊春.電子科技大學 2006



本文編號：3687670