發(fā)布時(shí)間：2022-02-08 16:03

　　Reed-Solomon碼作為一種極具代表性的糾錯(cuò)碼,憑借自身優(yōu)異的性能,在這個(gè)信息時(shí)代一直閃爍著耀眼的光芒,廣泛應(yīng)用于信息傳輸與存儲(chǔ)的相關(guān)領(lǐng)域。本文通過(guò)對(duì)RS編譯碼的理論研究,結(jié)合FPGA和電路設(shè)計(jì)基礎(chǔ),完成了RS碼的編譯碼電路設(shè)計(jì)與實(shí)現(xiàn),根據(jù)實(shí)際中的應(yīng)用模型來(lái)搭建通用的RS編譯碼系統(tǒng),并且完成板級(jí)測(cè)試。在RS編碼電路設(shè)計(jì)中,通過(guò)有限域乘法運(yùn)算的研究,設(shè)計(jì)了基于乘法器因子矩陣的乘法器,并將這一研究成果用于RS編譯碼的硬件實(shí)現(xiàn)中。對(duì)于RS譯碼電路的設(shè)計(jì),通過(guò)對(duì)譯碼算法的研究和理解,設(shè)計(jì)了伴隨子求取電路、歐幾里得算法核心電路、錯(cuò)誤位置和錯(cuò)誤估值求取電路,而且通過(guò)對(duì)歐幾里得算法、多項(xiàng)式除法和乘法電路的研究,設(shè)計(jì)適合FPGA實(shí)現(xiàn)的歐幾里得算法實(shí)現(xiàn)電路,有效節(jié)約FPGA資源。根據(jù)RS編譯碼的理論研究和電路設(shè)計(jì),本文以RS（255,223）編譯碼的設(shè)計(jì)和FPGA實(shí)現(xiàn)為例,搭建RS編譯碼系統(tǒng),驗(yàn)證本文的研究成果和電路設(shè)計(jì)的有效性和實(shí)用性。測(cè)試結(jié)果表明本文設(shè)計(jì)的RS編碼系統(tǒng)可以有效完成數(shù)據(jù)的編碼操作,且編碼結(jié)果經(jīng)Matlab對(duì)比驗(yàn)證后數(shù)據(jù)一致;對(duì)于RS譯碼系統(tǒng),通過(guò)測(cè)試驗(yàn)證,可以有效譯碼,找到錯(cuò)誤數(shù)... 

【文章來(lái)源】：中北大學(xué)山西省

【文章頁(yè)數(shù)】：95 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

RS碼的應(yīng)用領(lǐng)域Figure1-4theapplicationareasofRScodes

中北大學(xué)學(xué)位論文28=[6+5+4+05+4+34+3+27+3+2+15+4+2+16+5+3+17+6+27+6+5+17+6+5+16+5+4+05+4+34+3+26+5+3+27+6+4+27+37+6+27+6+27+6+5+16+5+4+05+4+37+6+4+37+5+347+37+37+6+27+6+5+16+5+4+07+4+36+45447+37+6+27+6+5+16+5+07+565547+37+6+27+6+16+0766547+37+27+10776543210]其中，矩陣C稱(chēng)為乘法器因子矩陣，在乘法器因子矩陣C中，當(dāng)元素J保持不變，即系數(shù)J7、J6、J5、J4、J3、J2、J1、J0保持恒定，乘法器因子矩陣C也保持不變，矩陣中的因子均是定值。例如，取J=α18=00101101，其對(duì)應(yīng)的乘法器因子矩陣CJ可表示為=[0000001110001111110010011110101001110101101101000101101000101101]根據(jù)元素J的乘法器因子矩陣GJ采用Verilog語(yǔ)言進(jìn)行設(shè)計(jì)輸入得到乘法器的RTL原理圖及FPGA資源消耗如圖3-6所示。圖3-6乘法器（α18）的RTL原理圖和資源使用Figure3-6theRTLschematicandresourceusageofmultiplier（α18）

中北大學(xué)學(xué)位論文40開(kāi)始初始化work?ec_en=1Yec_en?YNec_cnt223?Yec_cnt＞0?c=R31c=mc=235en_cnt=en_cnt+1結(jié)束NYNNec_cnt==255?ec_en=0YN圖4-2RS（255,223）編碼電路實(shí)現(xiàn)流程Figure4-2theimplementationprocessofRS(255,223)encodingcircuit根據(jù)圖4-2所示的流程圖結(jié)合系統(tǒng)碼的編碼電路設(shè)計(jì)進(jìn)行設(shè)計(jì)輸入，得到綜合后的RS編碼模塊RTL原理圖如下，圖4-3RS編碼模塊的RTL原理圖Figure4-3theRTLschematicoftheRSencodingmodule其中，control為控制部分，對(duì)數(shù)據(jù)輸入輸出及寄存器的移位等進(jìn)行控制；mux為運(yùn)

【參考文獻(xiàn)】：
期刊論文
[1]基于FPGA的數(shù)字程控中頻放大電路設(shè)計(jì)[J]. 楊坤,王志斌.  國(guó)外電子測(cè)量技術(shù). 2020(02)
[2]RS編碼算法的優(yōu)化與FPGA實(shí)現(xiàn)[J]. 李錦明,劉夢(mèng)欣,成乃朋.  電子技術(shù)應(yīng)用. 2020(02)
[3]基于FPGA+MPC8260內(nèi)核的微納衛(wèi)星地面站通信機(jī)設(shè)計(jì)[J]. 陳巡,張翔,韓戴如,李洲.  電子設(shè)計(jì)工程. 2020(01)
[4]基于FPGA的可見(jiàn)光通信電路的設(shè)計(jì)與實(shí)現(xiàn)[J]. 陶小鳳,徐建,邱達(dá).  信息技術(shù)與信息化. 2019(12)
[5]基于FPGA藍(lán)牙通信技術(shù)的智能電子鎖系統(tǒng)研究[J]. 文亞輝.  信息與電腦(理論版). 2019(24)
[6]可見(jiàn)光通信系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)——基于FPGA全數(shù)字控制[J]. 趙龍,汪弈舟,黃明.  工業(yè)技術(shù)創(chuàng)新. 2019(06)
[7]新型混合信道模型下的Reed-Solomon碼融合硬判決譯碼算法研究[J]. 胡巖,張為,王令宇.  南開(kāi)大學(xué)學(xué)報(bào)(自然科學(xué)版). 2019(05)
[8]Iterative list decoding approach for Reed-Solomon codes[J]. Zhang Zhijun,Niu Kai,Dong Chao.  The Journal of China Universities of Posts and Telecommunications. 2019(03)
[9]一種基于FPGA的RS解碼方法的實(shí)現(xiàn)[J]. 楊良勇,邴志光.  電子測(cè)試. 2017(15)
[10]可見(jiàn)光通信中RS編譯碼FPGA硬件算法及具體實(shí)現(xiàn)[J]. 胡鵬飛,沈力,宋茂江,楊霏,韓鋒.  貴州科學(xué). 2017(02)

碩士論文
[1]基于FPGA的RS+CC編譯碼器設(shè)計(jì)與實(shí)現(xiàn)[D]. 王經(jīng)坤.西南科技大學(xué) 2019
[2]基于Reed-Solomon編碼的束流服務(wù)協(xié)議（BSS）高效傳輸[D]. 屈乾.南京大學(xué) 2018
[3]云存儲(chǔ)中基于非均勻保護(hù)策略的糾刪碼技術(shù)研究與實(shí)現(xiàn)[D]. 鄧俊杰.湖南大學(xué) 2017
[4]碼參數(shù)可配置的BCH碼和RS碼通用譯碼算法研究及其軟件實(shí)現(xiàn)[D]. 徐丹.電子科技大學(xué) 2017
[5]物聯(lián)網(wǎng)環(huán)境下基于糾刪碼技術(shù)的數(shù)據(jù)完整性保護(hù)方法研究[D]. 金日浩.吉林大學(xué) 2017
[6]基于視覺(jué)假體高階調(diào)制解調(diào)的RS糾錯(cuò)碼研究[D]. 卜婧婧.西安理工大學(xué) 2016
[7]應(yīng)用于存儲(chǔ)器加固的ECC算法研究與實(shí)現(xiàn)[D]. 李福杰.山東大學(xué) 2015
[8]RS譯碼算法的研究和FPGA設(shè)計(jì)[D]. 朱悅豐.東南大學(xué) 2015
[9]DVB-S2標(biāo)準(zhǔn)中多模級(jí)聯(lián)糾錯(cuò)碼研究及其高速FPGA實(shí)現(xiàn)[D]. 袁云云.西安電子科技大學(xué) 2014
[10]Reed-Solomon碼低功耗編碼器和基于FFT的頻域譯碼算法的研究[D]. 王菁.天津大學(xué) 2014



本文編號(hào)：3615351