基于TSMC 0.18μm CMOS工藝,設(shè)計(jì)一種10 bit采樣率為200 MS/s的DAC（數(shù)模轉(zhuǎn)換器）。為了提高DAC的整體性能,電路主體采用了分段式電流舵結(jié)構(gòu),高6位為溫度計(jì)碼,低4位為二進(jìn)制碼。電流源開關(guān)單元采用了cascode結(jié)構(gòu)（共源共柵）和差分輸出結(jié)構(gòu)。另外,采用了一種低交叉點(diǎn)開關(guān)驅(qū)動(dòng)電路來(lái)提高DAC的動(dòng)態(tài)性能。電路仿真結(jié)果顯示,在1.8 V電源供電下,DAC的微分非線性誤差（DNL）和積分非線性誤差（INL）的最大值為0.05 LSB和0.2 LSB。在輸出信號(hào)頻率為0.976 MHz時(shí),DAC的無(wú)雜動(dòng)態(tài)范圍（SFDR）為81.53 dB。 

【文章來(lái)源】：電子技術(shù)應(yīng)用. 2017,43(04)北大核心

【文章頁(yè)數(shù)】：4 頁(yè)

【文章目錄】：
0 引言
1 系統(tǒng)結(jié)構(gòu)
2 核心電路的設(shè)計(jì)
    2.1 帶隙基準(zhǔn)電路
    2.2 電流源開關(guān)單元電路設(shè)計(jì)
3 電路的仿真結(jié)果
4 結(jié)論


【參考文獻(xiàn)】：
期刊論文
[1]一種11位80MS/s分段式電流舵DAC的設(shè)計(jì)與驗(yàn)證[J]. 蒲釔霖,石玉,吳斌,葉茂.  微電子學(xué). 2014(01)

博士論文
[1]高速高精度電流舵數(shù)模轉(zhuǎn)換器關(guān)鍵設(shè)計(jì)技術(shù)的研究與實(shí)現(xiàn)[D]. 薛曉博.浙江大學(xué) 2014



本文編號(hào)：3582261