針對(duì)用電平型信號(hào)作為緊急命令傳輸可靠性低的問(wèn)題,分別從硬件和軟件兩方面進(jìn)行了優(yōu)化設(shè)計(jì)。在硬件方面,通過(guò)對(duì)相關(guān)參數(shù)的理論計(jì)算,采用光繼電器發(fā)送指令,經(jīng)過(guò)電纜用光電耦合器接收指令的電路組合;在軟件邏輯方面,將緊急指令以連續(xù)脈沖形式發(fā)送,經(jīng)過(guò)冗余設(shè)計(jì)后,對(duì)收到接收端FPGA的指令進(jìn)行滑窗判別,保證指令在接收后判別的可靠性。經(jīng)測(cè)試,優(yōu)化后的指令傳輸接口設(shè)計(jì)簡(jiǎn)單、功耗低、應(yīng)用廣泛,能實(shí)現(xiàn)緊急指令在80 m電纜下長(zhǎng)期可靠地傳輸。 

【文章來(lái)源】：電測(cè)與儀表. 2020,57(09)北大核心

【文章頁(yè)數(shù)】：7 頁(yè)

【部分圖文】：

整體傳輸鏈路圖

為解決上述問(wèn)題，先對(duì)硬件電路進(jìn)行優(yōu)化設(shè)計(jì)，發(fā)送端(測(cè)控臺(tái))通過(guò)選用代替機(jī)械繼電器的光繼電器CS135發(fā)送FPGA控制的連續(xù)脈沖指令，指令的發(fā)送接口電路(見(jiàn)圖2)，同時(shí)通過(guò)光電耦合器HCPL＿6531將脈沖指令接收到FPGA，再在FPGA內(nèi)部進(jìn)行判別處理，指令的接收接口電路(見(jiàn)圖3)。圖3 接收接口電路

接收接口電路

【參考文獻(xiàn)】：
期刊論文
[1]基于RS 485總線的ADS1258數(shù)據(jù)采集網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J]. 高金轉(zhuǎn),嚴(yán)帥,張會(huì)新.  現(xiàn)代電子技術(shù). 2018(07)
[2]實(shí)時(shí)微測(cè)量系統(tǒng)指令集及解析算法[J]. 蔣亦悅,莊璇,趙剛.  電測(cè)與儀表. 2016(21)
[3]一種基于LVDS高速傳輸?shù)慕涌趦?yōu)化設(shè)計(jì)[J]. 鄢玲玲,文豐,李輝景.  電測(cè)與儀表. 2016(20)
[4]基于FPGA的多通道遙測(cè)采編器設(shè)計(jì)[J]. 袁強(qiáng),焦新泉,方煒,李功.  傳感器與微系統(tǒng). 2015(12)
[5]嵌入式軟件自動(dòng)化測(cè)試系統(tǒng)研究綜述[J]. 石小華.  計(jì)算機(jī)應(yīng)用. 2013(S1)
[6]基于FPGA的高速數(shù)據(jù)采編器的研究與設(shè)計(jì)[J]. 李圣昆,孟青,史玉健,蘇承啟,田英.  計(jì)算機(jī)測(cè)量與控制. 2012(11)
[7]基于令牌環(huán)的LVDS總線協(xié)議設(shè)計(jì)與實(shí)現(xiàn)[J]. 單彥虎,甄囯涌,李圣昆.  電測(cè)與儀表. 2010(03)

碩士論文
[1]水下航行器中多通道采編存儲(chǔ)器的研制[D]. 張焱.中北大學(xué) 2015
[2]某數(shù)據(jù)記錄裝置的設(shè)計(jì)與實(shí)現(xiàn)[D]. 郭巧蓮.中北大學(xué) 2014
[3]基于高速LVDS的串并轉(zhuǎn)換電路設(shè)計(jì)與研究[D]. 李偉偉.電子科技大學(xué) 2010



本文編號(hào)：3548300