發(fā)布時間：2021-11-27 15:41

　　未來的許多探測任務很大程度上依賴于裝有尖端科學儀器和擁有先進導航能力的高自主移動機器人。為了使這些移動機器人能夠探索更大的區(qū)域,提高它們的導航速度是非常有必要的。視覺里程計作為移動機器人的一部分,因為其可靠的性能和廣泛的應用而引起了越來越多的關注。但視覺里程計需要在CPU上運行特征提取及匹配等復雜的計算機視覺算法,這需要較長的執(zhí)行時間,導致其移動速度相對緩慢。因此,在機器人上實現特征提取及匹配等算法并達到更高數量級的執(zhí)行速度成為亟待解決的首要問題。本課題為解決這個問題,開展了單目視覺里程計軟硬件協(xié)同設計的研究。針對基于特征點法的單目視覺里程計各步驟的計算量,本文對單目視覺里程計的計算任務進行了合理劃分,并分別映射到系統(tǒng)的軟硬件上面進行了實現。利用SOC的FPGA資源實現了SURF特征點檢測算法、BRIEF特征點描述算法和特征點匹配算法,并通過VDMA對數據進行傳輸。利用SOC的ARM實現對FPGA端的控制以及數據的調度。為了實現SOC與PC間的高速傳輸,利用FPGA設計了一個高速的UDP/IP協(xié)議棧內核,通過該內核將匹配好的特征點傳輸到PC。最后在PC上對接收到的數據進行位姿計算,實現... 

【文章來源】：哈爾濱工業(yè)大學黑龍江省 211工程院校 985工程院校

【文章頁數】：65 頁

【學位級別】：碩士

【部分圖文】：

網絡調試助手驗證結果

圖 5-2 ping 命令及 Wireshark 抓包結果用 FPGA 實現了最小的 UDP/IP 協(xié)議棧。通過僅實現 UD征來達到高度定制化，并且采用高度流水線架構以實現高種參數，如數據包間隙，源和目標地址以及端口號來提高協(xié)議棧主要適用于那些直接在 FPGA 中實現算法，且需要

測試結果與真實軌跡對比

【參考文獻】：
期刊論文
[1]千兆UDP/IP協(xié)議棧FPGA實現及其在高速成像系統(tǒng)中的應用[J]. 鄭天宇,尹達一.  現代電子技術. 2018(18)



本文編號：3522583