快速發(fā)展的計算機技術(shù)、數(shù)字信號技術(shù)以及集成電路等技術(shù),使得對數(shù)模轉(zhuǎn)換器（DAC）的性能要求越來越高,DAC連接數(shù)字信號和模擬信號,其轉(zhuǎn)換速度已經(jīng)成為制約整個系統(tǒng)高速發(fā)展的瓶頸之一,因此研究設計具有自主知識產(chǎn)權(quán)的高速高性能DAC具有十分重要的現(xiàn)實意義和廣闊的應用前景。本文采用IBM 0.13μm BiCMOS工藝設計了“4+4”分段式全溫度計譯碼電流舵結(jié)構(gòu)的8位DAC。文章首先闡述了DAC的基本原理、性能參數(shù)以及常用基本結(jié)構(gòu),通過對三種結(jié)構(gòu)的性能進行分析和比較,確定了8位“4+4”分段全溫度計譯碼電流舵結(jié)構(gòu),這種結(jié)構(gòu)改善了線性度,并且芯片面積較小;其次對影響DAC的相關(guān)性能因素進行分析,并得出影響DAC靜態(tài)和動態(tài)性能的主要原因是電流源的匹配誤差、電流源的有限輸出阻抗大小以及譯碼方式選擇,為后續(xù)電路設計提供理論支撐;然后對DAC電路進行系統(tǒng)設計,主要包括數(shù)字電路模塊和模擬電路模塊兩個部分。模擬電路部分主要設計帶隙基準電壓源以及電壓轉(zhuǎn)電流偏置電路、電流源柵壓產(chǎn)生電路以及電流源級開關(guān)管等電路。數(shù)字部分主要設計輸入寄存器、時鐘驅(qū)動電路、溫度計譯碼電路以及開關(guān)驅(qū)動波形產(chǎn)生電路等電路。在電路設計過程... 

【文章來源】：東南大學江蘇省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：74 頁

【學位級別】：碩士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 研究背景和意義
    1.2 國內(nèi)外研究現(xiàn)狀
    1.3 論文結(jié)構(gòu)及工作
        1.3.1 研究內(nèi)容
        1.3.2 設計指標
        1.3.3 取得的成果及組織架構(gòu)
第2章 DAC的基本原理及常用結(jié)構(gòu)
    2.1 DAC的基本原理
    2.2 DAC的性能參數(shù)
        2.2.1 DAC的靜態(tài)性能參數(shù)
        2.2.2 DAC的動態(tài)性能參數(shù)
    2.3 DAC的基本結(jié)構(gòu)
        2.3.1 電壓按比例縮放DAC
        2.3.2 電荷按比例縮放DAC
        2.3.3 電流按比例縮放DAC
    2.4 本章小結(jié)
第3章 高速電流舵DAC性能分析
    3.1 電流源匹配誤差分析
        3.1.1 隨機誤差
        3.1.2 系統(tǒng)誤差
    3.2 電流源的有限輸出阻抗
        3.2.1 輸出阻抗對靜態(tài)性能的影響
        3.2.2 輸出阻抗對動態(tài)性能的影響
        3.2.3 電流源輸出阻抗的高頻特性
    3.3 譯碼方式
        3.3.1 二進制譯碼
        3.3.2 溫度計譯碼
        3.3.3 分段譯碼
    3.4 本章小結(jié)
第4章 8位高速電流舵DAC設計
    4.1 8 位電流舵DAC設計指標
    4.2 8 位電流舵DAC系統(tǒng)架構(gòu)
    4.3 帶隙基準電壓源
        4.3.1 帶隙基準電壓源的原理
        4.3.2 帶隙基準電壓源的設計
        4.3.3 帶隙電路的仿真結(jié)果
    4.4 電壓轉(zhuǎn)電流電路和電流源柵壓產(chǎn)生電路
    4.5 電流源和開關(guān)管
        4.5.1 電流源和開關(guān)管
        4.5.2 電流源陣列的版圖分布
    4.6 輸入寄存器
    4.7 溫度計譯碼電路
    4.8 開關(guān)驅(qū)動波形產(chǎn)生電路
        4.8.1 差分管源級電壓抖動分析
        4.8.2 開關(guān)驅(qū)動波形產(chǎn)生電路設計
    4.9 時鐘驅(qū)動
    4.10 本章小結(jié)
第5章 版圖設計與后仿真
    5.1 版圖設計考慮因素
    5.2 數(shù)�；旌霞呻娐钒鎴D
    5.3 8 位高速DAC版圖設計
    5.4 8 位高速電流舵DAC的系統(tǒng)后仿真
        5.4.1 靜態(tài)性能后仿真
        5.4.2 動態(tài)性能后仿真
    5.5 后仿真與設計指標對比
    5.6 本章小結(jié)
第6章 8位高速DAC測試方案
    6.1 芯片介紹
    6.2 靜態(tài)性能測試方案
    6.3 動態(tài)性能測試方案
第7章 總結(jié)與展望
    7.1 總結(jié)
    7.2 展望
參考文獻
致謝
攻讀碩士學位期間發(fā)表的論文


【參考文獻】：
期刊論文
[1]一種1.8V 10位120MS/s CMOS電流舵D/A轉(zhuǎn)換器IP核[J]. 朱樟明,李亞妮,楊銀堂.  半導體學報. 2008(03)

碩士論文
[1]8位高速DAC集成電路設計[D]. 孫楚洋.東南大學 2016
[2]高速電流舵DAC動態(tài)性能的提升研究[D]. 席望.西安電子科技大學 2014
[3]高速高精度DAC設計研究[D]. 付志博.北方工業(yè)大學 2013
[4]一種帶校準的16位1GSPS電流舵D/A轉(zhuǎn)換器設計[D]. 陳超.西安電子科技大學 2012
[5]高性能帶隙基準電壓源的分析與設計[D]. 王國瑞.吉林大學 2010
[6]一種雙R-2R電阻網(wǎng)絡12位D/A轉(zhuǎn)換器結(jié)構(gòu)研究[D]. 張俊安.電子科技大學 2009



本文編號：3440038