高k介質金屬柵器件熱載流子測試及其失效機理
發(fā)布時間:2021-07-07 15:12
高k介質金屬柵工藝器件的熱載流子注入(HCI)效應已經(jīng)表現(xiàn)出與成熟工藝不同的退化現(xiàn)象和失效機理。對不同柵電壓下n型和p型金屬氧化物場效應晶體管(MOSFET)的飽和漏電流退化情況,以及器件的退化效應進行測試和分析。通過分析襯底電流和柵電流在不同柵電壓下的變化趨勢對失效機理進行探討,分析其對飽和漏電流退化的影響。研究結果表明,在高k介質金屬柵工藝器件的HCI測試中,器件退化不再是受單一的老化機理影響,而是HCI效應、偏置溫度不穩(wěn)定(BTI)效應綜合作用的結果。HCI測試中,在不同測試條件下失效機理也不再唯一。研究結果可為高k介質金屬柵工藝下器件可靠性測試中測試條件的選擇以及準確的壽命評估提供參考。
【文章來源】:半導體技術. 2020,45(04)北大核心
【文章頁數(shù)】:6 頁
【部分圖文】:
成熟工藝HCI測試中Idsat退化情況
圖2為高k介質金屬柵工藝NMOS管Idsat退化情況。如圖2所示,在高k介質金屬柵工藝器件中,柵極電壓從Vt(0.2Vop)增加到Vop過程中,表現(xiàn)出的Idsat退化情況與成熟工藝器件所表現(xiàn)的相同,而且在這個范圍內,Vg@Ib,max時退化較大。但是隨著Vg繼續(xù)增加到1.5Vop,Vg=Vd時的退化已經(jīng)超過Vg@Ib,max時,成為使HCI效應最嚴重的柵壓應力條件,即最壞柵壓應力條件,這與成熟工藝中已經(jīng)有所不同。同樣地,相對于0.35 μm工藝NMOS器件,最壞柵壓應力條件為0.4Vd<Vg<0.5Vd[11];對于溝道長度大于 0.25 μm的NMOS 器件,最壞柵壓應力為Vd的0.4 ~ 0.55倍[12]?梢娡瑮l件下高k介質金屬柵工藝器件的退化機理和方式相對于成熟工藝的輸入/輸出器件來說已經(jīng)發(fā)生了變化。為探究這個反轉現(xiàn)象以及高k介質金屬柵工藝器件的HCI失效機理,進行了以下實驗。
圖3為NMOS管襯底電流Ib隨Vg的變化。如圖3所示,在漏端加載1.5Vop電壓,柵極加載電壓逐步加大,電壓的范圍為0~1.5Vop,當柵電壓加載電壓為1.5Vop時,襯底電流相對于Vg@Ib,max條件下的襯底電流來說非常微弱,此時漏端碰撞電離產(chǎn)生的HCI效應并不是最強,但在該條件下飽和漏電流的退化情況卻是最大,此時漏端碰撞電離產(chǎn)生的HCI效應并不足以使Idsat退化超過Vg@Ib,max條件。其次,在NMOS管的柵極加載1.5Vop電壓,在源、漏端加載0 V電壓時,測得NMOS管的PBTI效應對于Idsat退化的影響,如圖4所示。在這種測試條件下所造成的Idsat退化非常微弱,并不足以使退化超過負載電壓為Vg@Ib,max下的退化結果,即在這種測試條件下PBTI效應并不是起主導作用。所以,在Idsat退化最大時PBTI效應的影響也并不是最主要的因素。
【參考文獻】:
期刊論文
[1]基于低頻噪聲的65nm工藝NMOS器件熱載流子注入效應分析[J]. 何玉娟,劉遠,章曉文. 半導體技術. 2019(07)
[2]深亞微米NMOS/SOI熱載流子效應及壽命預測[J]. 顏志英,張敏霞. 浙江工業(yè)大學學報. 2003(02)
博士論文
[1]MOSFET熱載流子退化效應的研究[D]. 陳勇.電子科技大學 2001
碩士論文
[1]NMOS器件熱載流子效應研究[D]. 曹成.西安電子科技大學 2015
本文編號:3269864
【文章來源】:半導體技術. 2020,45(04)北大核心
【文章頁數(shù)】:6 頁
【部分圖文】:
成熟工藝HCI測試中Idsat退化情況
圖2為高k介質金屬柵工藝NMOS管Idsat退化情況。如圖2所示,在高k介質金屬柵工藝器件中,柵極電壓從Vt(0.2Vop)增加到Vop過程中,表現(xiàn)出的Idsat退化情況與成熟工藝器件所表現(xiàn)的相同,而且在這個范圍內,Vg@Ib,max時退化較大。但是隨著Vg繼續(xù)增加到1.5Vop,Vg=Vd時的退化已經(jīng)超過Vg@Ib,max時,成為使HCI效應最嚴重的柵壓應力條件,即最壞柵壓應力條件,這與成熟工藝中已經(jīng)有所不同。同樣地,相對于0.35 μm工藝NMOS器件,最壞柵壓應力條件為0.4Vd<Vg<0.5Vd[11];對于溝道長度大于 0.25 μm的NMOS 器件,最壞柵壓應力為Vd的0.4 ~ 0.55倍[12]?梢娡瑮l件下高k介質金屬柵工藝器件的退化機理和方式相對于成熟工藝的輸入/輸出器件來說已經(jīng)發(fā)生了變化。為探究這個反轉現(xiàn)象以及高k介質金屬柵工藝器件的HCI失效機理,進行了以下實驗。
圖3為NMOS管襯底電流Ib隨Vg的變化。如圖3所示,在漏端加載1.5Vop電壓,柵極加載電壓逐步加大,電壓的范圍為0~1.5Vop,當柵電壓加載電壓為1.5Vop時,襯底電流相對于Vg@Ib,max條件下的襯底電流來說非常微弱,此時漏端碰撞電離產(chǎn)生的HCI效應并不是最強,但在該條件下飽和漏電流的退化情況卻是最大,此時漏端碰撞電離產(chǎn)生的HCI效應并不足以使Idsat退化超過Vg@Ib,max條件。其次,在NMOS管的柵極加載1.5Vop電壓,在源、漏端加載0 V電壓時,測得NMOS管的PBTI效應對于Idsat退化的影響,如圖4所示。在這種測試條件下所造成的Idsat退化非常微弱,并不足以使退化超過負載電壓為Vg@Ib,max下的退化結果,即在這種測試條件下PBTI效應并不是起主導作用。所以,在Idsat退化最大時PBTI效應的影響也并不是最主要的因素。
【參考文獻】:
期刊論文
[1]基于低頻噪聲的65nm工藝NMOS器件熱載流子注入效應分析[J]. 何玉娟,劉遠,章曉文. 半導體技術. 2019(07)
[2]深亞微米NMOS/SOI熱載流子效應及壽命預測[J]. 顏志英,張敏霞. 浙江工業(yè)大學學報. 2003(02)
博士論文
[1]MOSFET熱載流子退化效應的研究[D]. 陳勇.電子科技大學 2001
碩士論文
[1]NMOS器件熱載流子效應研究[D]. 曹成.西安電子科技大學 2015
本文編號:3269864
本文鏈接:http://www.sikaile.net/kejilunwen/dianzigongchenglunwen/3269864.html
教材專著