隨著集成電路特征尺寸不斷降低、金屬互連線寬度越來越窄、布線層數迅速增加,RC延遲和功率損耗逐漸成為制約半導體器件集成度的重要因素。傳統(tǒng)的鋁布線由于其自身較高的電阻率和弱的抗電遷移特性,已逐漸被銅互連結構所取代。多孔低k介質材料的引入,有效地使得器件的RC延遲降到了可接受范圍。同時,雙大馬士革鑲嵌工藝成功解決了銅難以刻蝕的問題,使得集成電路特征尺寸能夠不斷縮小。集成電路特征尺寸降到65nm以下后,為達到光刻納米級精度,要求每層布線必須經過三次平坦化（銅膜的粗拋、精拋和阻擋層平坦化）,而化學機械平坦化（CMP）是目前世界上公認的唯一能夠實現全局平坦化的方法。本文主要研究了適用于銅布線的新型堿性銅粗拋液,采用河北工業(yè)大學微電子研究所自主研發(fā)的多羥多胺螯合劑,有效地解決了銅的氧化物、氫氧化物在堿性條件下難以溶解的問題。利用氧化劑的自鈍化作用,實現了凸處快反應,凹處自鈍化,有效地避免使用腐蝕抑制劑（BTA）,實現了高速率下的高平坦化效果。與傳統(tǒng)的酸性拋光液相比,成分簡單（僅四種）,成本低,不腐蝕設備,不含有腐蝕抑制劑BTA等,環(huán)保無污染。通過各組分對速率的單因素實驗和多層圖形片上的平坦化實驗,掌... 

【文章來源】：河北工業(yè)大學天津市 211工程院校

【文章頁數】：63 頁

【學位級別】：碩士

【部分圖文】：

互連線技術節(jié)點的未來趨勢

河北工業(yè)大學碩士學位論文率損耗及散熱都將成為集成電路進一步發(fā)展亟需解決是指電子將寄生電容充滿電荷所需要的時間，由導線 延遲其計算公式為：wdlR twlC tdltwlwdlRC2 線材料的電阻率，l、w、d 、t分別表示互連線的長， 表示介電材料的介電常數。由上式可知，導線電寄生電容正比于介電材料的介電常數。因此，采用電電材料將大大提高信號的傳輸速度，降低集成電路功連系統(tǒng)帶來性能上的優(yōu)化[18]。

層 8.電鍍銅填充溝槽和通孔 9.化圖 1.3 雙大馬士革鑲嵌工藝流程械拋光（CMP）拋光（CMP）是雙大馬士革鑲嵌工藝在多層銅布線工藝中成電路制備進程中，需要多次進行薄膜淀積和刻蝕，布線表面粗糙度對于光刻圖形的聚焦成像十分重要，為了獲得必須要保持非常平整光潔的硅片表面。因此平坦化工藝顯光及器件的可靠性的前提和保障[23]。統(tǒng)的純機械或純化學拋光，CMP 通過機械和化學的協(xié)同拋光造成的表面劃傷嚴重、較大的粗糙度以及單純的化學平整度和一致性差等缺點。它是利用較軟的納米磨料粒子蝕作用共同有機結合，在合適的工藝條件下，在被拋光的面[24,25]。


本文編號：3243925