RAM（Random-Access-Memory,隨機存儲器）是FPGA（Field Programmable Gate Arrays）片上最重要的宏單元之一,RTL（Register-Transfer-Level）綜合對FPGA開發(fā)中RAM的有效利用起至關重要作用.本文針對RTL綜合中RAM源描述和目標結(jié)構多樣化帶來的技術難題,提出了一種RAM工藝映射方法,即建立工藝無關的RAM統(tǒng)一模型,在模型基礎上通過建模、模式匹配、造價計算、綁定四步實現(xiàn).該方法應用于RTL綜合,可以將多種RAM源描述有效地映射到最佳類型和數(shù)量的FPGA片上RAM資源.實驗數(shù)據(jù)表明采用該方法實現(xiàn)的RAM工藝映射效果和主流FPGA綜合工具——Synplify和XST相當,該模塊已經(jīng)集成在自主開發(fā)的RTL綜合工具——Hqsyn中并實現(xiàn)商用. 

【文章來源】：電子學報. 2016,44(11)北大核心EICSCD

【文章頁數(shù)】：8 頁

【文章目錄】：
1引言
2技術難點
3 RAM的工藝映射
    3.1工藝無關的RAM模型
    3.2 RAM工藝映射實現(xiàn)
        3.2.1建模
        3.2.2模式匹配
        3.2.3造價計算與綁定
4驗證分析
5總結(jié)


【參考文獻】：
期刊論文
[1]RT級綜合中存儲器工藝映射算法的研究[J]. 周海峰,林爭輝.  微電子學. 2001(06)



本文編號：3213085