隨著通信技術(shù)的發(fā)展尤其是5G技術(shù)的提出,需要設(shè)計(jì)一個(gè)采樣率上千兆赫茲（GHz）,有效位在6-8位低功耗的模數(shù)轉(zhuǎn)化器（ADC）對(duì)信號(hào)進(jìn)行處理。在設(shè)計(jì)要求下,Pipelined ADC因?yàn)槠鋬?yōu)越的吞吐量更受歡迎,但是其中的高增益高線性度的運(yùn)算放大器需要更高的功耗,并且隨著工藝的進(jìn)步尤其是電源電壓的降低,其設(shè)計(jì)變得更加困難。另外一方面,SAR ADC因其高度數(shù)字化特性,轉(zhuǎn)化速度和功耗都隨著工藝的進(jìn)步得到了很大的改善;但是傳統(tǒng)的SAR ADC的每一次量化都需要n次循環(huán)（n為其分辨率）,且每一次轉(zhuǎn)化都受到比較器的轉(zhuǎn)化時(shí)間和CDAC（電容定標(biāo)型數(shù)模轉(zhuǎn)化器）建立時(shí)間的限制;因此SAR ADC如果需要進(jìn)一步提高轉(zhuǎn)化速度,必須要對(duì)結(jié)構(gòu)進(jìn)行改進(jìn)。本論文使用比較器交替技術(shù),并對(duì)每一個(gè)模塊進(jìn)行改進(jìn),實(shí)現(xiàn)了一個(gè)采樣頻率為500M,分辨率為8bit的SAR ADC設(shè)計(jì)。本文首先設(shè)計(jì)了一款10bit、75M/s的SAR ADC。該設(shè)計(jì)采用Vcm-biased CDAC拓?fù)?使用異步邏輯結(jié)構(gòu)和采用有預(yù)置放大器的動(dòng)態(tài)鎖存器構(gòu)成的比較器,基于GF55nm CMOS工藝實(shí)現(xiàn)。版圖后仿真的結(jié)果顯示,該設(shè)計(jì)在電源電壓1.2V時(shí)... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：92 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 研究背景和意義
    1.2 高速SAR ADC發(fā)展趨勢(shì)以及一些關(guān)鍵性問題解決方法
    1.3 本論文的主要貢獻(xiàn)和創(chuàng)新
    1.4 本論文的結(jié)構(gòu)安排
第二章 ADC的指標(biāo)和常見ADC的架構(gòu)比較
    2.1 A/D轉(zhuǎn)化器原理
    2.2 ADC的性能指標(biāo)
        2.2.1 量化噪聲
        2.2.2 頻譜性能指標(biāo)
        2.2.3 線性
        2.2.4 線性和頻譜特性的關(guān)系
    2.3 常見A/D轉(zhuǎn)化器類別
        2.3.1 并行搜索轉(zhuǎn)化器
        2.3.2 順序搜索轉(zhuǎn)化器
        2.3.3 線性搜索轉(zhuǎn)化器
        2.3.4 過采樣轉(zhuǎn)化器
    2.4 本章小結(jié)
第三章 10位75MS/s的SAR ADC設(shè)計(jì)
    3.1 系統(tǒng)整體方案
    3.2 模數(shù)轉(zhuǎn)化器各個(gè)模塊的設(shè)計(jì)
        3.2.1 自舉開關(guān)的設(shè)計(jì)
        3.2.2 比較器的設(shè)計(jì)
        3.2.3 電容定標(biāo)DAC的設(shè)計(jì)
        3.2.4 數(shù)字邏輯的設(shè)計(jì)
    3.3 該電路版圖布局以及其仿真結(jié)果
    3.4 ADC的測(cè)試PCB設(shè)計(jì)
    3.5 本章小結(jié)
第四章 單通道8bit,500M/S高速SAR ADC設(shè)計(jì)
    4.1 系統(tǒng)的整體框圖
    4.2 SAR ADC具體各個(gè)模塊的設(shè)計(jì)與改進(jìn)
        4.2.1 自舉開關(guān)的設(shè)計(jì)
        4.2.2 比較器的設(shè)計(jì)
        4.2.3 CDAC的設(shè)計(jì)
        4.2.4 數(shù)字邏輯設(shè)計(jì)
    4.3 版圖設(shè)計(jì)和仿真結(jié)果
    4.4 后期PCB繪制時(shí)需要注意的問題
    4.5 本章小結(jié)
第五章 總結(jié)和展望
    5.1 工作總結(jié)
    5.2 后續(xù)工作展望
致謝
參考文獻(xiàn)
攻讀碩士學(xué)位期間取得的成果


【參考文獻(xiàn)】：
碩士論文
[1]SAR ADC的研究及芯片設(shè)計(jì)與驗(yàn)證[D]. 郝蕾.浙江大學(xué) 2017



本文編號(hào)：3200300