為了改善3D NAND測試機價格昂貴導致的閃存芯片成本過高的問題,提出了一種新的基于FPGA的用于3D NAND閃存芯片直流參數(shù)測試的低成本PMU（精密測量單元）電路.利用FPGA靈活的可編程特性,通過對ADC、DAC和繼電器等分立元件工作的控制,實現(xiàn)了具有FVMI（加電壓測電流）、FIMV（加電流測電壓）等直流參數(shù)測試功能的PMU電路.該PMU電路已應用于YMTC自研3D NAND Flash測試平臺,可以對3D NAND的直流參數(shù)進行準確測量,并且測試機臺的成本只有大型ATE機臺的0.175%,從而緩解了芯片測試成本過高的問題. 

【文章來源】：微電子學與計算機. 2020,37(05)北大核心

【文章頁數(shù)】：5 頁

【部分圖文】：

測試系統(tǒng)框圖

PMU用于精確的直流參數(shù)測量,可以實現(xiàn)加電壓測電流功能和加電流測電壓功能[7-8].根據(jù)3D NAND 閃存芯片的直流參數(shù)測試需求設計了如圖3所示的PMU模塊原理圖.圖中包括16條供電通道,由兩塊DAC8568芯片輸出,每一條輸出回路上都有一對光耦繼電器KDR_1(1～16)控制導通,通過FPGA控制DAC使對應管腳輸出電壓并導通對應繼電器形成測試回路.不同的通道對應不同的供電電壓范圍,一共可提供-10～+30V范圍的工作電壓以及產生測試矢量,具體供電電壓和測量量程如表1所示.

本設計使用ADI公司型號為ADC7685的ADC,具有16 bit采樣的分辨率,非線性失真的典型值為±0.6LSB[8],在FVMI模式下,200 μA測量范圍下精度可達到6 nA,滿足PMU對高精度測量的要求.AD7685芯片有多種工作模式,本設計使用的是比較基本的CS/三線(無BUSY信號)模式,ADC模塊的原理圖如圖4所示.在CS/三線模式(無BUSY信號)下的ADC7685的工作時序圖如圖5所示.CNV信號在拉高tCONV之后拉低,SDO端口有高阻態(tài)變?yōu)榈妥钁B(tài),可以傳輸數(shù)據(jù),此時SCK開始進行翻轉,每一個SCK周期傳輸1 bit數(shù)據(jù),在第16個SCK周期以后,CNV拉高,SDO返回高阻態(tài),這樣就實現(xiàn)了將16位的有效數(shù)據(jù)通過SDO端口傳輸?shù)倪^程.

【參考文獻】：
期刊論文
[1]數(shù)字集成電路功能測試儀的設計與實現(xiàn)[J]. 郝葉軍,詹惠琴.  電子測試. 2010(11)



本文編號：3129081