針對(duì)宇航超大面陣（15k×15k）CMOS圖像傳感器中讀出鏈路后級(jí)對(duì)串行數(shù)據(jù)接口高速、高精度、低功耗以及驅(qū)動(dòng)大容性負(fù)載的需求,提出了一種基于溝道長(zhǎng)度分割的方法和預(yù)加重技術(shù)相結(jié)合的低壓差分信號(hào)（low voltage differential signal,LVDS）驅(qū)動(dòng)器設(shè)計(jì)方案。與常見(jiàn)設(shè)計(jì)方案相比,該方案采用溝道長(zhǎng)度分割補(bǔ)償方法在兼顧運(yùn)放增益的同時(shí),有效提高單位增益帶寬;其次采用預(yù)加重技術(shù)對(duì)LVDS驅(qū)動(dòng)器進(jìn)行高頻分量補(bǔ)償,提高大容性負(fù)載驅(qū)動(dòng)能力和高速信號(hào)完整性。仿真結(jié)果表明:基于溝道長(zhǎng)度分割補(bǔ)償法有效提高了共模反饋電壓信號(hào)的精度,仿真驗(yàn)證了實(shí)際共模電壓信號(hào)變化小于15 mV;采用預(yù)加重技術(shù)對(duì)高速傳輸過(guò)程中損失的高頻分量進(jìn)行幅度增強(qiáng),有效改善了高速數(shù)據(jù)傳輸過(guò)程中信號(hào)眼圖質(zhì)量,同時(shí)傳輸速率和驅(qū)動(dòng)負(fù)載能力均提升2倍以上（1.2 Gb/s@12 pF）,靜態(tài)電流消耗僅為4.6 mA@12 pF,所提出的LVDS驅(qū)動(dòng)器設(shè)計(jì)方案采用典型0.18μm CMOS工藝設(shè)計(jì)實(shí)現(xiàn)。 

【文章來(lái)源】：西北工業(yè)大學(xué)學(xué)報(bào). 2020,38(02)北大核心EICSCD

【文章頁(yè)數(shù)】：9 頁(yè)

【部分圖文】：

LVDS發(fā)送器器整體結(jié)構(gòu)

LVDS驅(qū)動(dòng)器整體結(jié)構(gòu)由圖1中3個(gè)模塊組成,其中模塊A為單端轉(zhuǎn)差分電路(single to differential,S2D)、模塊B為預(yù)加重功能電路(PRE_EMPHASIS)、模塊C為L(zhǎng)VDS主驅(qū)動(dòng)器電路。文中提出的高速高精度低功耗LVDS驅(qū)動(dòng)器晶體管級(jí)電路如圖2所示。圖2中,DVDD-1V8表示1.8 V數(shù)字電源電壓,DVSS-1V8表示1.8 V對(duì)應(yīng)的數(shù)字地。VCM表示LVDS驅(qū)動(dòng)器的共模反饋電壓,Vref表示參考電壓,IBIAS2表示電流漏I2的偏置電壓,I1和I2分別為PMOS電流源和NMOS電流漏,I3和I4分別為預(yù)加重時(shí)的電流源和電流漏,切換開(kāi)關(guān)S1和S2的控制時(shí)序由預(yù)加重邏輯電路產(chǎn)生。左側(cè)電路為高增益寬帶運(yùn)算放大器電路,右側(cè)電路為典型橋型開(kāi)關(guān)電流源的改進(jìn)結(jié)構(gòu)電路,增加了預(yù)加重功能。

單端轉(zhuǎn)差分信號(hào)電路實(shí)現(xiàn)將高速單端數(shù)字邏輯信號(hào)轉(zhuǎn)換成2路相位相差180°的差分信號(hào)。首先需要將待傳輸?shù)母咚贁?shù)字信號(hào)經(jīng)過(guò)由2個(gè)反相器組成的buffer電路緩沖后,一路經(jīng)過(guò)由2個(gè)反相器組成的緩沖器電路,另一路經(jīng)過(guò)一個(gè)反相器實(shí)現(xiàn)相位翻轉(zhuǎn)180°,從而得到一路與輸入信號(hào)同相另一路與輸入信號(hào)反相的差分信號(hào),接著再經(jīng)過(guò)一對(duì)由反相器交叉耦合對(duì)組成的邊沿對(duì)齊電路,實(shí)現(xiàn)差分信號(hào)邊沿對(duì)齊的功能,最后再分別經(jīng)過(guò)一個(gè)buffer驅(qū)動(dòng)電路后得到差分信號(hào)LVDS-DIFF-P和LVDS-DIFF-N,圖3為所設(shè)計(jì)的單端轉(zhuǎn)差分信號(hào)電路。2.2 主驅(qū)動(dòng)器電路設(shè)計(jì)


本文編號(hào)：3127870