無(wú)線通信、雷達(dá)以及軟件無(wú)線電技術(shù)的高速發(fā)展都對(duì)A/D轉(zhuǎn)換器提出了向射頻端靠攏的要求,要求A/D轉(zhuǎn)換器不但要具備超高速的采樣速率,同時(shí)還要具備較高的轉(zhuǎn)換精度。在各種高速A/D轉(zhuǎn)換器中,折疊插值A(chǔ)DC具有與全并行ADC相當(dāng)?shù)霓D(zhuǎn)換速度,還具有較小的面積和較低的功耗,同時(shí)其精度卻可以得到進(jìn)一步的提高。鑒于折疊插值A(chǔ)DC的上述優(yōu)勢(shì),本文在系統(tǒng)架構(gòu)層面對(duì)其開(kāi)展研究。本文首先介紹了 ADC的基本原理和主要性能指標(biāo),其次,分析了多種模數(shù)轉(zhuǎn)換器的結(jié)構(gòu),并對(duì)其優(yōu)缺點(diǎn)進(jìn)行了比較。然后,對(duì)實(shí)際的折疊插值轉(zhuǎn)換器中可能存在的各種非理想因素進(jìn)行了詳細(xì)的分析。對(duì)預(yù)放大電路和級(jí)聯(lián)折疊器這兩個(gè)關(guān)鍵電路,分析了其工作機(jī)理,優(yōu)化了電路結(jié)構(gòu)和性能,并進(jìn)行了仿真驗(yàn)證確保設(shè)計(jì)目標(biāo)的實(shí)現(xiàn)。Cadence Spectre仿真下預(yù)放大的3dB帶寬為2.761GHz,增益為11.85dB,較大的增益可以抑制輸入失調(diào)。級(jí)聯(lián)折疊器實(shí)現(xiàn)了兩級(jí)折疊,帶寬為2.4GHz。為了解決傳統(tǒng)折疊插值架構(gòu)速度和精度的限制,本文結(jié)合運(yùn)用級(jí)聯(lián)折疊插值技術(shù)和級(jí)間流水線技術(shù),對(duì)傳統(tǒng)折疊插值架構(gòu)進(jìn)行了改進(jìn)——在電路設(shè)計(jì)中采用了級(jí)聯(lián)折疊器,改進(jìn)了折疊波的倍頻效應(yīng)。級(jí)間流... 

【文章來(lái)源】：合肥工業(yè)大學(xué)安徽省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：75 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖１．１高速數(shù)據(jù)釆集模塊??Ｆｉｇ?１．１?Ｈｉｇｈ－ｓｐｅｅｄ?Ｄａｔａ?Ａｃｑｕｉｓｉｔｉｏｎ?Ｍｏｄｕｌｅ??

ｆｓ??時(shí)鐘控制??圖２．１模數(shù)轉(zhuǎn)換器的工作原理??Ｆｉｇ?２．１?ｔｈｅ?Ｗｏｒｋｉｎｇ?Ｐｒｉｎｃｉｐｌｅ?ｏｆ?Ａ／Ｄ?ｃｏｎｖｅｒｔｅｒ??輸入信號(hào)Ｖｉｎ經(jīng)濾波處理后，采樣保持電路在采樣時(shí)鐘ｆｓ的控制下在時(shí)??間上對(duì)輸入信號(hào)進(jìn)行離散的采樣［Ｍ］，隨后保持采樣值使其在變換過(guò)程中保持??不變。經(jīng)過(guò)采保的信號(hào)進(jìn)入量化模塊，量化器實(shí)際上是一系列比較網(wǎng)絡(luò)，其??中的比較器將其與己產(chǎn)生的參考電壓進(jìn)行比較，輸出〇，１數(shù)字結(jié)果送入到編??碼電路進(jìn)行編碼，輸出正確的數(shù)字碼Ｖｏｕｔ。不論是采樣保持電路，還是量化??和編碼電路，都由時(shí)鐘控制電路統(tǒng)一控制。??２．２模數(shù)轉(zhuǎn)換器的主要性能指標(biāo)??模數(shù)轉(zhuǎn)換器的性能由幾個(gè)重要的性能參數(shù)來(lái)決定。作為典型的數(shù)�；旌�??電路，需要從多個(gè)不同層面如換速度、分辨率、有效位數(shù)等來(lái)對(duì)其性能進(jìn)行??考察［２１］。??（１）

計(jì)的ＦＬＡＳＨ?ＡＤＣ可實(shí)現(xiàn)６位的精度，速度能達(dá)到２ＧＨｚ以上，采用的是雙??極型（ｂｉｐｏｌａｒ）工藝。??圖２．３為它的工作原理，首先參考電壓串產(chǎn)生間隔相等的參考電壓，然??后與輸入的模擬信號(hào)相比較，比較器的輸出結(jié)果為溫度計(jì)碼，直接送入編碼??電路進(jìn)行編碼成數(shù)字信號(hào)，是最典型的一步轉(zhuǎn)換結(jié)構(gòu)。一個(gè)Ｎ位全并行ＡＤＣ??需要２Ｎ－１個(gè)參考電壓與輸入信號(hào)Ｖｉｎ相比較，當(dāng)Ｖｒｅｆ＾ＳＶｉ＾Ｖ＃?１時(shí)，第??ｋ？２Ｎ－１個(gè)比較器輸出“０”，前ｋ－１個(gè)比較器輸出“１”，即溫度計(jì)碼。最后??輸入到編碼電路轉(zhuǎn)換成二進(jìn)制碼輸出。??Ｖｉｎ??ｒ＼????Ｐｊ＞￣￣ｉ??＜＞????Ｖｒｅｆ（２Ｎ＇ｌ）．??＾?Ｊ＇－＇??Ｎ位數(shù)字輸出??Ｖｒｅｆ（２Ｎ＊２）?＜?Ｌ＞＇?綱??＇Ｉ?碼…＞??；?：?電??卜＾＿路??Ｖｒｅｆ２?＜????；?’?「＇、?：??Ｖｒｅｆｌ?＝＞????圖２．３全并行模數(shù)轉(zhuǎn)換器??Ｆｉｇ?２．３?Ｆｌａｓｈ?Ａ／Ｄ?Ｃｏｎｖｅｒｔｅｒ??８??

【參考文獻(xiàn)】：
期刊論文
[1]A 2 GS/s 8-bit folding and interpolating ADC in 90 nm CMOS[J]. 賀文偉,孟橋,張翼,唐凱.  Journal of Semiconductors. 2014(08)
[2]一種8位高速折疊內(nèi)插A/D轉(zhuǎn)換器的設(shè)計(jì)[J]. 陳良,劉琨,張正平.  微電子學(xué). 2012(03)
[3]一個(gè)低功耗1G-samples/s,6-bit折疊插值A(chǔ)DC芯片設(shè)計(jì)[J]. 李政,張盛,劉萌萌,楊津,林孝康.  電路與系統(tǒng)學(xué)報(bào). 2012(01)
[4]基于Verilog-A行為描述模型的VCO設(shè)計(jì)[J]. 劉簾曦,楊銀堂,朱樟明,付永朝.  電路與系統(tǒng)學(xué)報(bào). 2005(06)

博士論文
[1]16位高速CMOS流水線模數(shù)轉(zhuǎn)換器關(guān)鍵技術(shù)研究[D]. 趙磊.西安電子科技大學(xué) 2013
[2]折疊內(nèi)插模數(shù)轉(zhuǎn)換器的高精度設(shè)計(jì)研究與實(shí)現(xiàn)[D]. 李曉娟.西安電子科技大學(xué) 2012
[3]折疊內(nèi)插模數(shù)轉(zhuǎn)換器的高速、低功耗低電壓設(shè)計(jì)方法研究[D]. 林儷.復(fù)旦大學(xué) 2010
[4]8位、500MS/s高速折疊內(nèi)插模數(shù)轉(zhuǎn)換器設(shè)計(jì)[D]. 曹寒梅.西安電子科技大學(xué) 2008
[5]千兆以太網(wǎng)中低電壓高速模數(shù)轉(zhuǎn)換器設(shè)計(jì)研究[D]. 陳誠(chéng).復(fù)旦大學(xué) 2005
[6]寬帶無(wú)線通信收發(fā)信機(jī)及其若干關(guān)鍵技術(shù)研究[D]. 何松柏.電子科技大學(xué) 2003

碩士論文
[1]寬帶位移測(cè)量雷達(dá)技術(shù)研究[D]. 張潘.重慶大學(xué) 2016
[2]一種折疊插值模數(shù)轉(zhuǎn)換器的建模與設(shè)計(jì)[D]. 李沛騁.合肥工業(yè)大學(xué) 2015
[3]基于CAN總線的數(shù)據(jù)采集節(jié)點(diǎn)設(shè)計(jì)與實(shí)現(xiàn)[D]. 吳志玲.中北大學(xué) 2013
[4]高速折疊插值模數(shù)轉(zhuǎn)換器的設(shè)計(jì)[D]. 韓志偉.哈爾濱工業(yè)大學(xué) 2013
[5]輕量級(jí)分組密碼算法的功耗分析及防御技術(shù)研究[D]. 姜佩賀.哈爾濱工業(yè)大學(xué) 2013
[6]高速高精度模數(shù)轉(zhuǎn)換器中采樣保持電路的研究和設(shè)計(jì)[D]. 付大偉.浙江大學(xué) 2012
[7]10位流水線A/D轉(zhuǎn)換器的研究與實(shí)現(xiàn)[D]. 張小斌.華南理工大學(xué) 2011
[8]65nm工藝下12比特50兆赫茲流水線模數(shù)轉(zhuǎn)換器設(shè)計(jì)研究[D]. 舒光華.復(fù)旦大學(xué) 2011
[9]10位高速CMOS流水線型ADC設(shè)計(jì)[D]. 孫竟皓.西安科技大學(xué) 2010
[10]超高速ADC折疊內(nèi)插結(jié)構(gòu)與電路設(shè)計(jì)[D]. 劉元.電子科技大學(xué) 2010



本文編號(hào)：3095166