集成電路設計與制造工藝的飛速發(fā)展使得特征尺寸越來越小,尤其是進入納米級工藝之后,電路的閾值電壓進一步降低,集成的晶體管數(shù)目持續(xù)增長,軟錯誤率急劇上升。而緩存系統(tǒng)是宇航應用中的重要組成部分,存儲著大量的數(shù)據(jù),如果不加以保護,容易受到輻射的影響產(chǎn)生錯誤。Cache系統(tǒng)對速度、面積和功耗的要求很高,因此在較小的開銷下對Cache系統(tǒng)進行有效地保護是非常有意義的。對于Cache系統(tǒng),針對Cache的不同工作模式,論文設計了對應的加固方法。對于寫直達模式,采用交錯奇偶校驗的方法應對多位翻轉的問題。對于寫回模式,錯誤檢查與糾正加固方法常用,但是編譯碼器的延遲對于高速要求的Cache來說,性能開銷比較大。論文提出了冗余備份的加固策略,通過增加備份Cache（Replication Cache,RCache）,臟的cacheline備份到RCache中,并且使用延遲開銷小的奇偶校驗進行數(shù)據(jù)檢錯。當檢測到錯誤時,發(fā)出強制不命中的信號,對于不臟的cacheline,從底層內(nèi)存中獲取數(shù)據(jù),而對于臟的Cacheline,從RCache中獲取數(shù)據(jù)。基于OR1200處理器平臺,論文分別驗證了交錯奇偶校驗、漢明碼加... 

【文章來源】：哈爾濱工業(yè)大學黑龍江省 211工程院校 985工程院校

【文章頁數(shù)】：65 頁

【學位級別】：碩士

【部分圖文】：

帶有基準的數(shù)據(jù)壓縮方法[35]

哈爾濱工業(yè)大學工程碩士學位論文-5-圖1-2帶路指針的TAG復制緩沖區(qū)[37]文獻[42]針對編解碼方法面積開銷較大的問題，提出了一種加固策略，即對于多路組相聯(lián)，不是給每一路都加一個解碼電路，而是對CPU給出的數(shù)據(jù)進行編碼，同時比較校驗位和原始數(shù)據(jù)來判斷是否命中，可以較小面積的開銷。1.2.2國內(nèi)研究現(xiàn)狀雖然國內(nèi)對于宇航器件可靠性的研究起步相對較晚，但通過眾多學者的不懈努力，已經(jīng)取得了長足的進步。通過近年來的工作，國內(nèi)電子科技集團的相關研究單位與高校的微電子研究院在超大規(guī)模集成電路抗輻射加固設計與工藝制造方面已取得了一些研究成果，也相繼研制成功了許多抗輻射加固水平接近國際先進指標的集成電路產(chǎn)品。國內(nèi)的抗輻射加固技術逐步從效仿國外的方法到推出自己的新策略，推陳出新的這些前沿技術更加適用于我國自己的航天器件，為國內(nèi)的宇航衛(wèi)星事業(yè)打下了堅實的基矗不僅如此，國內(nèi)學者多年的鉆研使得我國在抗輻射版圖與工藝設計方面也取得了不俗的成績。文獻[43]提出了一種強制不命中的加固方法，即用奇偶校驗或者CRC這類只檢錯不糾錯的編碼方式，當譯碼后發(fā)現(xiàn)出錯時，將原本命中的狀態(tài)強制變成不命中的狀態(tài)，使CPU從下一級存儲中取得數(shù)據(jù)，覆蓋錯誤的數(shù)據(jù)，從而達到了加固的效果，如圖1-3所示。

哈爾濱工業(yè)大學工程碩士學位論文-6-圖1-3CRC編碼的強制不命中加固方法[43]文獻[9]概括性的提出了多種加固方法，包括SOI工藝加固方法、電路級加固方法和系統(tǒng)級加固方法。具體的方法包括定時沖刷、寫穿透和強制不命中等。雖然國內(nèi)的抗輻射加固技術一直在緊追國外，并且逐漸縮小差距，但集成電路的飛快發(fā)展要求我們不能停止鉆研的腳步。工藝制程的持續(xù)減小急需更加新穎高效的抗輻射加固技術。即使不久前還處于前沿的技術，也會隨著宇航器件的快速升級而優(yōu)勢不再。所以，我們要在提升自主研發(fā)能力的同時，緊跟國際先進水平，加強對集成電路輻射效應的認識，培養(yǎng)集成電路抗輻射方面的人才。為了促進我國航天事業(yè)的持續(xù)健康發(fā)展，我們必須加大輻射效應基礎研究的力度，深入探索各種抗輻射加固技術，全面提高抗輻射集成電路的自主研發(fā)能力。1.2.3國內(nèi)外文獻綜述簡析目前，國外在Cache系統(tǒng)的加固方面趨于成熟，而國內(nèi)還處于探索階段，但是隨著集成電路的快速發(fā)展，國內(nèi)外的加固技術都需要不斷改進與創(chuàng)新才能應對先進制程下的高敏感性，并且做到盡量不降低性能。隨著制程不斷減小，多位翻轉的幾率大大提升，再加上一位錯誤積累成多位錯誤，所以以前檢測單位錯誤的方法有很大的局限性，需要在性能、面積和功耗都能接受的前提下提出比較可靠


本文編號：3041967