隨著社會的發(fā)展和科技領(lǐng)域的創(chuàng)新,給各行各業(yè)帶來了突飛猛進的發(fā)展,安防行業(yè)也隨之體現(xiàn)出越來越重要的影響和作用,特別是城市平安、科技強軍、校園安防等政府市政建設(shè)的推廣以及應(yīng)用,以高清視頻監(jiān)控為主的安防產(chǎn)品體現(xiàn)出規(guī)�；⒊B(tài)化的發(fā)展勢頭。過去視頻監(jiān)控領(lǐng)域主要是模擬和模數(shù)混合的監(jiān)控設(shè)備,如今傳統(tǒng)的監(jiān)控設(shè)備已經(jīng)被逐漸的替代,取而代之的是全數(shù)字化、智能化的高清數(shù)字監(jiān)控設(shè)備。傳統(tǒng)的分辨率主要是CIF、D1格式,這些傳統(tǒng)的圖像分辨率格式也逐步的被全數(shù)字化的高清分辨率標準所替代。百萬高清的視頻正快速的占領(lǐng)各個領(lǐng)域并被人們所接受。視頻監(jiān)控已經(jīng)成為各個領(lǐng)域安防系統(tǒng)非常重要的組成部分。論文基于FPGA的高清視頻采集與顯示系統(tǒng),針對近年來高清數(shù)字視頻技術(shù)不斷進步并已在學(xué)校、國家安全、環(huán)保行業(yè)、煤礦業(yè)、部隊、武警、鋼鐵行業(yè)、林業(yè)、交通、商業(yè)、醫(yī)療等領(lǐng)域等到廣泛應(yīng)用,因此市場急需相對成本較低、體積小、性能可靠的高清視頻采集與顯示系統(tǒng)的需要,利用所學(xué)FPGA技術(shù)自行研發(fā)設(shè)計了一款實用的高清視頻采集與顯示系統(tǒng)。系統(tǒng)針對國內(nèi)外的研究方向和市場需要,主要研究了一種基于FPGA（現(xiàn)場可編程門陣列）為核心,采用高清攝像頭（分... 

【文章來源】：成都理工大學(xué)四川省

【文章頁數(shù)】：65 頁

【學(xué)位級別】：碩士

【部分圖文】：

圖像處理硬件外觀

高清的視頻攝像機作為信息的采集單元，只有這樣從后端的圖像顯示單元所顯示的圖像才有可能是高度清晰的、細節(jié)充分的高清畫面。與此同時，后端的圖像顯示單元也必須是高清圖像顯示單元，如高清解碼設(shè)備、高清拼接屏等。系統(tǒng)主要由帶有 Camera Link 接口的攝像頭和 DS90CF386 差分信號轉(zhuǎn)單端信號的芯片和 XILINX 公司生產(chǎn)的 A7 系列芯 XC7A200T 以及外部存儲器 DDR3和 TFP410 視頻編碼芯片以及顯示器組成。帶有 Camera Link 接口的攝像頭主要完成前端圖像信息的采集送到 DS90CF386 芯片解碼成標準的時序送到 FPGA 進行處理，DDR3 存儲器主要承擔前后幀頻不匹配而進行緩存和視頻插幀的作用（劉桂華,2014）。系統(tǒng)主要分為前端高清視頻采集模塊、Camera Link 接口差分信號轉(zhuǎn)單端信號模塊、中央數(shù)據(jù)處理模塊、存儲緩沖模塊、DVI 時序產(chǎn)生模塊以及后端高清顯示模塊。高清攝像頭采集的圖像分辨率為 1920x1080 幀頻為 25fPS，前端將采集到的圖像信息轉(zhuǎn)換為數(shù)字差分信號數(shù)據(jù)流送給 DS90CF386 解碼芯片，解碼芯片送出時鐘、行同步信號 HS、場同步信號 VS、數(shù)據(jù)有效信號 DS 和數(shù)據(jù)等信號。高清顯示器接收到同步的信號和顯示數(shù)據(jù)后進行顯示。流程圖如圖 3-1 所示。

圖 3-2 芯片內(nèi)部工作流程軟件開發(fā)語言的選取ilog HDL 是硬件描述語言中的一種，主要用于數(shù)字電子系統(tǒng)的的支持下設(shè)計者可以進行各種級別的邏輯電路設(shè)計，進行數(shù)字系仿真驗證、邏輯綜合。目前 Verilog HDL 硬件描述語言是應(yīng)用最描述語言。具體的設(shè)計流程如圖 3-3 所示。統(tǒng)硬件模塊的選取頻采集模塊的選取今，圖像傳感器在數(shù)字電視和可視通信市場中被廣泛的使用，它信號轉(zhuǎn)換為數(shù)字電信號的裝置。美國貝爾實驗室在上世紀 60 年

【參考文獻】：
期刊論文
[1]一種基于CameraLink的數(shù)字圖像處理系統(tǒng)[J]. 高媛,商遠波.  制導(dǎo)與引信. 2017(01)
[2]智能視頻監(jiān)控技術(shù)綜述[J]. 黃凱奇,陳曉棠,康運鋒,譚鐵牛.  計算機學(xué)報. 2015(06)
[3]基于FPGA的實時CMOS視頻圖像預(yù)處理系統(tǒng)[J]. 徐淵,周清海,張智,朱明程.  深圳大學(xué)學(xué)報(理工版). 2013(04)
[4]FPGA設(shè)計中跨時鐘域同步方法的研究[J]. 唐輝艷,李紹勝.  鐵路計算機應(yīng)用. 2011(05)
[5]基于FPGA圖像濾波算法硬件化設(shè)計[J]. 方翰華,陳新華,沈國新,焦?jié)h明.  電子測量技術(shù). 2009(12)
[6]高清視頻監(jiān)控技術(shù)的現(xiàn)狀及發(fā)展趨勢[J]. 余和初,聶蓉.  中國公共安全(綜合版). 2009(12)
[7]基于FPGA的VGA圖象信號發(fā)生器設(shè)計[J]. 蔣艷紅.  電子測量技術(shù). 2008(03)
[8]用FPGA實現(xiàn)嵌入式視頻圖像信號實時采集[J]. 劉超,錢光弟.  實驗科學(xué)與技術(shù). 2005(02)
[9]YUV與RGB之間的轉(zhuǎn)換[J]. 邵丹,韓家偉.  長春大學(xué)學(xué)報. 2004(04)

博士論文
[1]基于FPGA的高速圖像處理算法研究及系統(tǒng)實現(xiàn)[D]. 王建莊.華中科技大學(xué) 2011

碩士論文
[1]廣東廣播電視臺新聞中心高清視頻擴展及兼容系統(tǒng)的設(shè)計與實現(xiàn)[D]. 陳柏良.華南理工大學(xué) 2015
[2]基于FPGA的視頻采集系統(tǒng)設(shè)計[D]. 李建華.長安大學(xué) 2014
[3]數(shù)字電路板測試系統(tǒng)硬件設(shè)計[D]. 周博.南京航空航天大學(xué) 2012
[4]基于FPGA的圖像預(yù)處理及顯示系統(tǒng)的設(shè)計[D]. 李娟.中國科學(xué)院研究生院（長春光學(xué)精密機械與物理研究所） 2011
[5]基于FPGA的多路視頻采集及顯示系統(tǒng)的設(shè)計[D]. 付強.西安工業(yè)大學(xué) 2011
[6]低碼率下H.264碼率控制跳幀/插幀算法研究[D]. 王瑾.南京郵電大學(xué) 2011
[7]基于FPGA的視頻圖像四畫面分割器的設(shè)計[D]. 薛曉軍.昆明理工大學(xué) 2010
[8]基于FPGA的視頻信號數(shù)字化采集與顯示系統(tǒng)[D]. 蔡軍輝.南京航空航天大學(xué) 2010
[9]基于FPGA的數(shù)字圖像處理的研究[D]. 李冬.安徽理工大學(xué) 2009
[10]高性能DDR3存儲控制器的研究與實現(xiàn)[D]. 萬軼.國防科學(xué)技術(shù)大學(xué) 2008



本文編號：2974190