發(fā)布時(shí)間：2020-12-19 13:49

　　進(jìn)入20世紀(jì)以來,數(shù)字技術(shù)在軍工、航天、醫(yī)療的領(lǐng)域的應(yīng)用深度與廣度都有了迅猛的發(fā)展,隨著數(shù)字信息社會(huì)的推進(jìn),電子產(chǎn)品對(duì)模擬到數(shù)字領(lǐng)域的接口電路(模數(shù)轉(zhuǎn)換器)提出了嚴(yán)格的要求。折疊內(nèi)插架構(gòu)廣泛應(yīng)用于中高采樣速率(GHz 以上)、中高精度(8bit～12bit)的模數(shù)轉(zhuǎn)換器(Analog to Digital Converter,即ADC)中,折疊內(nèi)插架構(gòu)通過對(duì)輸入信號(hào)進(jìn)行預(yù)處理,整個(gè)架構(gòu)不需要反饋環(huán)路,粗量化和細(xì)量化能夠并行操作,有效的降低了電路器件的使用數(shù),減小ADC的功耗及設(shè)計(jì)復(fù)雜度。本文基于0.18μmSiGe工藝,整體電路采用折疊內(nèi)插的設(shè)計(jì)架構(gòu),對(duì)一款采樣速率為2.5GSps、量化精度為8bit的超高速ADC的關(guān)鍵電路進(jìn)行設(shè)計(jì)。電路的主要模塊有:采樣保持電路、參考電阻網(wǎng)絡(luò)、折疊電路、內(nèi)插網(wǎng)絡(luò)、數(shù)字編碼電路等。其中,對(duì)一級(jí)折疊電路提出一種折疊因子為4的拓?fù)?通過對(duì)過程信號(hào)進(jìn)行處理,省略了粗量化電路的設(shè)計(jì)。本文完成了電路版圖的設(shè)計(jì),經(jīng)過cadence軟件的仿真,在3.3V的電源電壓下,輸入頻率為58.6MHz,采樣率為2.5GSps時(shí),ADC 整體功耗 1.8W,SFDR 為 53.... 

【文章來源】：北方工業(yè)大學(xué)北京市

【文章頁數(shù)】：61 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖１－１數(shù)字采樣示波器的功能框圖??

?—＾微處理器系統(tǒng)一＾顯示、測(cè)量、分析??圖１－１數(shù)字采樣示波器的功能框圖??（２）硬盤驅(qū)動(dòng)??在數(shù)字系統(tǒng)中，ＡＤＣ也有其工作的地方。數(shù)據(jù)存儲(chǔ)系統(tǒng)中就需要ＡＤＣ，隨??著磁盤驅(qū)動(dòng)系統(tǒng)中的存儲(chǔ)密度的增加，讀取電路所處理的信號(hào)變得越來越類似于??模擬信號(hào)。目前，６?ｂｉｔ？７?ｂｉｔ數(shù)百ＭＨｚ采樣率的ＡＤＣ常被運(yùn)用與磁盤驅(qū)動(dòng)的讀??電路中。??隨著允許用戶將數(shù)據(jù)密度提升到１００％的ＰＲＭＬ技術(shù)的應(yīng)用，硬盤讀取通道??信號(hào)的處理變得越來越重要。然而，這種性能的提高需要更為復(fù)雜及均衡的檢測(cè)??方法。這就要求在高寬帶輸入頻率下，ＡＤＣ仍然具有很好的動(dòng)態(tài)性能。??如圖１－２所示自動(dòng)增益控制模塊（ＡＧＣ）將硬盤讀出信號(hào)進(jìn)行幅度調(diào)節(jié)，??為了防止信號(hào)的混疊

?速發(fā)展，液晶顯示屏具有的耗電量低、體積小、輻射低等優(yōu)點(diǎn)，更符合電子產(chǎn)品??在市場(chǎng)上的追求，因此需要對(duì)顯示技術(shù)進(jìn)行革新。如圖１－３所示Ｗ，在以前ＲＣＴ??顯示器的架構(gòu)基礎(chǔ)上，將ＤＡＣ轉(zhuǎn)換后的模擬信號(hào)經(jīng)過ＡＧＣ模塊的整幅，然后??輸出給３個(gè)８?ｂｉｔ的ＡＤＣ進(jìn)行轉(zhuǎn)換，再經(jīng)過ＤＳＰ的處理形成ＬＣＤ屏所需要的顯??示格式。??８－ｂｉｔ?＿?ｒ?８－ｂｉｔ??Ｊ?ＤＡＣ?１￣＾?ＡＤＣ?Ｖ??ａｇｃ??＼?８－ｂｉｔ?｜＿?二?８－ｂｉｔ?／??ＤＡＣ?＿?丁?—?ＡＤＣ??二???ＰＬＬ??ｄｉｓｐｌａｙ????圖１－３液晶顯示器的功能框圖??（４）軟件無線電??在當(dāng)今的信息時(shí)代，很多的移動(dòng)通信標(biāo)準(zhǔn)差異并存，開發(fā)一種可以作為多模??收發(fā)器、適用于所有通信標(biāo)準(zhǔn)的移動(dòng)終端是非常重要的。這樣的終端不僅能讓通??信跨區(qū)域或者全球漫游，還可以降低新通信技術(shù)開發(fā)造成的額外成本。??軟件無線電是解決各類移動(dòng)通信標(biāo)準(zhǔn)實(shí)現(xiàn)多模終端的方案之一。通過改變軟??件的設(shè)置，可以讓相同的硬件在不同的通信標(biāo)準(zhǔn)中使用。多模軟件無線電的硬件??包括一個(gè)寬帶射頻模擬前端，可重構(gòu)的基帶數(shù)字信號(hào)的處理電路及一個(gè)ＡＤＣ。??而軟件應(yīng)該包含來控制每一塊硬件的基本程序以及不依賴于硬件的應(yīng)用程序。通??常的，ＳＤＲ中需要Ｍｂｉｔ精度的ＡＤＣ來支持多類通信標(biāo)準(zhǔn)。假設(shè)奈奎斯特頻率??達(dá)到射頻級(jí)

【參考文獻(xiàn)】：
期刊論文
[1]A four-channel time-interleaved 30-GS/s 6-bit ADC in 0.18 μm SiGe BiCMOS technology[J]. Xiaoge ZHU,Danyu WU,Lei ZHOU,Yinkun HUANG,Jin WU,Xinyu LIU.  Science China(Information Sciences). 2017(12)

碩士論文
[1]高速折疊內(nèi)插ADC研究[D]. 張正平.電子科技大學(xué) 2012



本文編號(hào)：2926012