發(fā)布時間：2020-12-14 13:05

　　本文提出了一種可以應(yīng)用于低頻低幅值生物電信號采集的片上集成的全差分雙斜坡積分ADC,使用兩個反積分參考電壓擴(kuò)大測量范圍.為了降低失調(diào)影響使用了輸入失調(diào)存儲的自動調(diào)零技術(shù),從降低功耗角度,使用了動態(tài)比較器,并通過控制動態(tài)比較器的工作時鐘,讓其具有休眠模式和較短時間的工作模式,更大程度地降低功耗.本文的12 bit積分型ADC由0.35μm工藝設(shè)計實現(xiàn),在2 V供電、6 MHz時鐘下,采樣率為689.3 S/s,功耗為12μW,使用Cadence Virtuoso仿真得到其有效位數(shù)為11.8 bit. 

【文章來源】：微電子學(xué)與計算機(jī). 2020年04期 北大核心

【文章頁數(shù)】：6 頁

【部分圖文】：

采樣保持電路的性能仿真

本文的全差分電阻電容積分式積分器結(jié)合了AZ技術(shù),其結(jié)構(gòu)如圖6所示.在ADC工作的自動調(diào)零階段,開關(guān)Saz導(dǎo)通,運放進(jìn)入單位增益負(fù)反饋模式,調(diào)零電容一端接到固定電平,一端和積分器運放的輸入輸出相連,運放的輸入失調(diào)電壓被存儲在電容Caz上.進(jìn)入積分階段,開關(guān)Saz斷開,運放處于放大工作模式,存儲的電壓不會改變,參與到積分過程,失調(diào)電壓因為運放的高增益而被衰減,從而有效降低影響.由積分型ADC的特點,積分器運放的軌電壓將限制積分器的輸出,在高分辨率下,正積分時長將成冪指數(shù)增長,長時間輸入下,積分器輸出可能會被限制到一個最大值而不會改變,為了防止這種輸出不變的飽和情況的發(fā)生,需要合理選擇積分電阻電容的大小.極限情況下保證最大輸入Vinmax情況下不會飽和,得到一個電阻電容乘積RC值.RC值固定,電容C取大,將會消耗更多面積,不利于片上集成,因此需要電阻電容值的折衷.

傳統(tǒng)積分型ADC中使用靜態(tài)比較器,是高增益運放的開環(huán)應(yīng)用與鎖存器的結(jié)合,雖然技術(shù)成熟,但存在著功耗大、速度慢等缺點,并不適合這種無線供電低功耗應(yīng)用場景.另外,傳統(tǒng)靜態(tài)比較器的相應(yīng)曲線本質(zhì)上與運放的相似,是一個負(fù)指數(shù)函數(shù)[4],對于低幅值的信號,會存在著響應(yīng)時間過長甚至放大不夠的情況.本文選擇動態(tài)比較器,在一個時鐘周期內(nèi)只有一半周期在進(jìn)行比較,以降低功耗,其具體結(jié)構(gòu)如圖7.在正反饋鎖存比較器前增加一級前置放大器,用于提升比較速度并減少動態(tài)比較器存在的回踢噪聲影響,同時,為了進(jìn)一步降低功耗,前置放大器同樣采用時鐘控制.雖然動態(tài)比較器本身就能相對降低功耗,但是對于這種低速的積分型ADC,一次轉(zhuǎn)換周期相對較長,如果比較器時鐘一直維持,仍然會消耗較大的功耗.本文中由數(shù)字部分產(chǎn)生的使能信號控制輔助比較器的時鐘clk_c,在采樣保持輸出穩(wěn)定后打開,之后在較短但足夠的時間后置為零,從而使輔助比較器進(jìn)入休眠模式,而其結(jié)果仍然鎖存得到保持.工作階段,先是固定時長的正積分,int_sat為高電平,此時主比較器的時鐘clk_mc仍保持低電平,主比較器不工作.當(dāng)正積分計數(shù)達(dá)到預(yù)定值后,int_sat變?yōu)榈碗娖?clk_mc開始跟隨主時鐘clk,主比較器開始工作,當(dāng)反積分結(jié)束后,控制信號再次將clk_mc置為低電平(對于不同大小的輸入信號,clk_mc的有效時長隨之變動).在一個轉(zhuǎn)換周期內(nèi),主比較器的工作階段最多為一半也就是4 096cycles(和正積分固定時長相同),從而很大程度降低了功耗.比較器時鐘的控制時序如圖8,第三個信號為int_sat,后兩者為clk_c和clk_mc(展示了當(dāng)輸入最大時的情況).同時,在正積分階段幾乎不會有時鐘帶來的回踢從而最大程度減少回踢噪聲對積分器輸出的影響,保證了對輸入電壓積分的正確性.

【參考文獻(xiàn)】：
期刊論文
[1]一種全集成交替型雙積分ADC的設(shè)計[J]. 程天元,吳春東,王國興.  微電子學(xué)與計算機(jī). 2018(10)



本文編號：2916455