隨著集成電路封裝和集成技術(shù)的高速發(fā)展,微互連焊點(diǎn)尺寸和間距持續(xù)減小。目前應(yīng)用于三維封裝和集成中的微互連焊點(diǎn)和Cu填充硅通孔（TSV）結(jié)構(gòu)的尺寸通常為微米級(jí),微焊點(diǎn)和Cu填充TSV這兩種微互連結(jié)構(gòu)中的微觀組織演化及其不均勻性對(duì)其在電-熱-力場(chǎng)下服役時(shí)的宏觀性能和可靠性影響更為顯著。本文工作主要采用相場(chǎng)法從“宏觀物理場(chǎng)作用–微觀組織演化–宏觀性能和可靠性影響”的角度研究了上述兩種微互連結(jié)構(gòu)中的微觀組織演化及其對(duì)可靠性的影響。首先,采用晶體相場(chǎng)法研究了微互連焊點(diǎn)中柯肯達(dá)爾（Kirkendall）空洞的形核及生長(zhǎng)規(guī)律,隨后用相場(chǎng)法分別研究了電場(chǎng)和溫度梯度作用下焊點(diǎn)中微空洞的演化規(guī)律,并探討了多個(gè)微空洞在電場(chǎng)作用下的遷移粗化規(guī)律及其對(duì)微焊點(diǎn)所承載電壓及開路失效的影響;創(chuàng)建了用于研究電場(chǎng)作用下金屬材料中晶界遷移和晶粒生長(zhǎng)演化的相場(chǎng)模型,并研究了微互連焊點(diǎn)中的β-Sn晶界遷移和晶粒擇優(yōu)生長(zhǎng)規(guī)律;研究了電場(chǎng)作用下BGA結(jié)構(gòu)Cu/Sn-58Bi/Cu微互連焊點(diǎn)中的微觀組織演化、宏觀電學(xué)和力學(xué)性能的變化及微-宏觀內(nèi)在交互作用機(jī)制;研究了溫度梯度作用下近線型Cu/Sn-58Bi/Cu微互連焊點(diǎn)中的微觀組織演... 

【文章來源】：華南理工大學(xué)廣東省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：231 頁

【學(xué)位級(jí)別】：博士

【部分圖文】：

電子封裝的層次結(jié)構(gòu)

3圖 1-2 一級(jí)封裝中三種主要互連方法及工藝過程[22]Fig. 1-2 Three principle methods for chip bonding at the first level package[22]層次的封裝尺寸從板級(jí)、封裝級(jí)到芯片級(jí)逐級(jí)減小，且各級(jí)封裝中微相差懸殊，因此屬于典型的跨尺寸裝配。對(duì)于不同級(jí)別的封裝，一般術(shù)進(jìn)行互連。目前，在一級(jí)封裝過程中，如圖 1-2 所示[22]，主要存在

和封裝技術(shù)的要求也越來越高。圖 1-3 為過去幾十年來封裝形式的發(fā)展示意圖[23]，從雙列直插式封裝（Dual In-linePackages，DIP）到三維封裝技術(shù)一直以來持續(xù)推動(dòng)著微電子器件向微型化、集成化、高性能化和多功能化的方向發(fā)展。封裝的三維集成使得電子元件通過各種材料在垂直方向堆疊互連，該技術(shù)的出現(xiàn)可以有效地克服平面集成電路應(yīng)用中遇到的一些技術(shù)和經(jīng)濟(jì)瓶頸，也為半導(dǎo)體行業(yè)開辟了一個(gè)新的維度，并且以更低的成本維持摩爾定律的繼續(xù)推進(jìn)。近年來，基于先進(jìn)三維封裝技術(shù)的各種實(shí)際產(chǎn)品也有很多。如 iPhone 6 Plus 使用的A9 處理器是基于三維疊層封裝（Package on Package, PoP）技術(shù)進(jìn)行集成的，如圖 1-4所示[24]，Elpida 生產(chǎn)的第四代低功耗內(nèi)存芯片（Low Power Double Data Rate Type-4，LPDDR4）通過引線鍵合方式互連在處理器上；AMD 于 2015 年推出的首個(gè)基于 TSV 和微凸點(diǎn)焊點(diǎn)實(shí)現(xiàn)堆疊互連的高帶寬存儲(chǔ)器（High Bandwidth Memory，HBM）產(chǎn)品 AMDRadeon Fury 顯卡，如圖 1-5 所示[25]。三維封裝從基礎(chǔ)理論到高效產(chǎn)品的轉(zhuǎn)化也正預(yù)示著三維封裝在微電子技術(shù)領(lǐng)域的光明前景。


本文編號(hào)：2907150