超聲診斷由于其對人體的傷害小等特點,受到了廣泛的關注和研究。隨著醫(yī)療超聲成像系統(tǒng)向著體積小功耗小的趨勢發(fā)展,模擬接收前端系統(tǒng)受到了廣泛的關注。本文針對超聲成像模擬前端接收系統(tǒng)中的CMOS低噪聲放大器(low noise amplifier,低噪放,LNA)進行深入研究和設計。本文首先詳細分析了CMOS低噪放的各個性能參數(shù),如噪聲、線性度、阻抗匹配以及穩(wěn)定度。不僅介紹了用于二端口網(wǎng)絡分析的S參數(shù)分析,而且還簡要分析了超聲成像系統(tǒng)。其中,分析了換能器的種類和特點,超聲信號的特點和動態(tài)范圍以及系統(tǒng)功耗要求,為LNA設計提供理論基礎。并且,由于動態(tài)范圍大的特點設計了LNA的后級電路TGC放大器(Time Gain Compensation,TGC)�；赥SMC0.18μm工藝,TGC的增益能夠?qū)崿F(xiàn)4種值的設置(0/12/26/40dB)。本設計基于傳統(tǒng)的寬帶放大器結構,將并聯(lián)反饋結構與共柵結構相結合,采用電流復用、跨導增強原理實現(xiàn)了并聯(lián)反饋/共柵混合差分結構的低噪聲放大器。該電路能夠在低功耗的情況下實現(xiàn)良好噪聲性能。電路基于TSMC0.18μm工藝,對電路進行設計,在工作頻率100kHz到10MHz內(nèi)電路的S11小于-12dB,S22小于-20dB,增益13dB,反向隔離度小于-39.52dB,噪聲系數(shù)小于2.65 dB,三階交調(diào)點為-8.85dBm,功耗為2mW。對于電路版圖的設計,本文對核心放大管上采用了共質(zhì)心匹配方式,版圖的面積為90μm*240μm。所設計的LNA輸入輸出匹配度好,增益適中,反向隔離度好,線性度良好,噪聲性能良好且功耗低。另外,通過對換能器的模型的分析,本文提出了與傳統(tǒng)超聲系統(tǒng)低噪放輸入匹配方式ART(Active Resistive Termination)結構不同的電容消除技術(Active Capacitive Cancellation Technology,ACC)。低噪放的核心放大器采用兩級放大結構,分別是PMOS折疊共源共柵輸入級和AB類輸出級。電路采用共模反饋電路穩(wěn)定共模電壓和高擺幅的方式偏置電路,同時還設計了帶隙基準電路給偏置電路提供“理想”的電流源�；赥SMC0.18μm工藝對電路進行設計,將本文提出的ACC技術與傳統(tǒng)的ART技術實現(xiàn)兩種匹配的方式進行了比較和分析,并確定了ACC反饋電容的最優(yōu)值。在工作頻率100kHz到10MHz內(nèi),電路的增益為17.85dB,輸入?yún)⒖荚肼曤妷汗β首V密度為1.4nV Hz。最后對電路進行了版圖設計,同樣對放大器核心管采用了共質(zhì)心匹配的方式,版圖的面積為290μm*130μm。所設計的電容消除技術的LNA性能相比于傳統(tǒng)ART技術帶寬增大,增益高,噪聲性能良好。綜上,本文根據(jù)超聲成像模擬前端系統(tǒng)的需求,設計了兩種低噪聲放大器,以及LNA后級電路TGC放大器,并且對每個電路的性能進行仿真以及分析。另外,作者還對并聯(lián)反饋共柵混合結構放大器以及電容消除技術放大器按照設計要求進行版圖設計。
【學位單位】：西安電子科技大學
【學位級別】：碩士
【學位年份】：2018
【中圖分類】：TN722.3
【部分圖文】：

圖3.15 SFBCG 放大器 1dB 壓縮點仿真結果線性度1dB壓縮點仿真結果，仿真是在頻率為5.01MHz，1dB壓縮階交調(diào)點仿真結果，當輸入雙音信號為 5.009MHz 和 5.011-8.85dBm，足夠高，很難產(chǎn)生三階交調(diào)失真。另外，三階9.85dB，與 2.2.3 節(jié)的理論分析相差不大。

圖3.15 SFBCG 放大器 1dB 壓縮點仿真結果線性度1dB壓縮點仿真結果，仿真是在頻率為5.01MHz，1dB壓縮交調(diào)點仿真結果，當輸入雙音信號為 5.009MHz 和 5.011-8.85dBm，足夠高，很難產(chǎn)生三階交調(diào)失真。另外，三階.85dB，與 2.2.3 節(jié)的理論分析相差不大。

圖3.17 SFBCG 版圖電路版圖實現(xiàn)過程中，往往會引入一定工藝偏差，但是我們不希望工藝偏差出現(xiàn)在關鍵管子上，否則就會導致電路性能變差，有時候?qū)е码娐窡o法正常工作[45]。所以，關鍵電路關鍵管子必須做到匹配。指狀交叉法同質(zhì)共心匹配和虛擬器件（dummy）法等是常用的手段。SFBCG 混合放大器的關鍵管子是作為同時作為共柵管和共源管的兩個PMOS和NMOS放大管。對這四個管子采用了同質(zhì)共心匹配方式，周圍加Dummy管子，使得工藝偏差盡量減小來減小對實際電路性能的破壞。另外，電阻使用 poly層，因為 poly 電阻的阻值相對于摻雜層電阻的組織更容易精確控制。因為本電路所使用的電容過大如果集成到片內(nèi)會占據(jù)很大的面積，所以采用片外分立電容。本文所設計的SFBCG混合拓撲結構的低噪放的版圖如圖3.17所示，電路外圍加上了隔離環(huán)，以防止在整個芯片上模擬與數(shù)字信號的互相影響。另外，不同層金屬走線盡量垂直交叉較少重疊面積。金屬線寬度在滿足電流的需要下盡量的小。最終，低噪放的面積為240μm*90μm。
【參考文獻】

相關期刊論文 前2條

1 ;高性能模擬前端產(chǎn)品提升醫(yī)療設備成像質(zhì)量[J];電子設計技術;2008年05期

2 幸新鵬;李冬梅;王志華;;CMOS帶隙基準源研究現(xiàn)狀[J];微電子學;2008年01期

本文編號：2891735