隨著微電子技術(shù)的飛速發(fā)展,為了應(yīng)對現(xiàn)代微電子器件高集成,小型化和高可靠性的封裝要求,TSV(硅通孔,Through-Silicon Via,簡稱TSV)三維封裝技術(shù)憑借其集成度高,低時延和低功耗等優(yōu)良特點而受到廣泛關(guān)注。與此同時,由于小孔徑、高密度及高深寬比正逐漸成為TSV三維封裝的主流發(fā)展趨勢,極易造成其缺陷的頻繁發(fā)生,而缺陷大多集中于晶圓和芯片內(nèi)部,如果能掌握其缺陷的外在表現(xiàn)特征并加以識別,進而可以達到TSV三維封裝內(nèi)部缺陷檢測的目的。本文主要以TSV內(nèi)部缺陷響應(yīng)機理研究為基礎(chǔ),采用理論分析,有限元仿真和試驗結(jié)果驗證相結(jié)合的方式,得到其缺陷下溫度和應(yīng)力的分布規(guī)律,識別和定位出相應(yīng)的缺陷,通過掌握TSV內(nèi)部缺陷的外在表現(xiàn)形式,從而可解決三維封裝中內(nèi)部缺陷難檢測的問題。具體工作內(nèi)容如下:首先,綜合闡述了目前關(guān)于TSV缺陷檢測的常見方法,結(jié)合TSV三維封裝基本結(jié)構(gòu)和工作方式,著重分析了TSV三維封裝內(nèi)部的熱傳導(dǎo)過程,建立了TSV三維封裝內(nèi)部熱傳導(dǎo)微分方程和熱阻網(wǎng)絡(luò)模型,并在此基礎(chǔ)上做了應(yīng)力應(yīng)變分析,為后續(xù)的仿真和試驗提供理論支撐。然后,針對填充缺失、含有縫隙和底部空洞三種典型的TSV內(nèi)部缺陷,分別建立了有限元模型,并進行了熱-電和熱-結(jié)構(gòu)耦合條件下的有限元分析。兩種耦合場下的仿真結(jié)果表明:從整體上來看所有含缺陷的TSV均顯示出了與正常結(jié)構(gòu)明顯不同的溫度和應(yīng)力分布。相比而言,在三種缺陷中,含有填充缺失的TSV顯示出最明顯的溫度和應(yīng)力分布及路徑變化差異;其次為底部有空洞的TSV;而具有縫隙的TSV差異最小,并且還探究了TSV層指定路徑上溫度分布變化的規(guī)律。最后,設(shè)計并制備出了所需的TSV試驗樣品,并對樣品進行了測量和試驗系統(tǒng)的搭建。試驗結(jié)果表明:(1)溫度變化差異性最大的缺陷為填充缺失的TSV,其次為底部空洞的TSV,差異性最小的缺陷是含有縫隙的TSV。(2)對于填充缺失和底部空洞兩種缺陷,隨著TSV銅柱孔徑的增加,其銅柱中心位置處溫度均逐漸減小。由此可見,試驗和仿真結(jié)果二者前后具有一致性。因此,TSV內(nèi)部典型缺陷導(dǎo)致的外部溫度和應(yīng)力差異特征,能對TSV內(nèi)部的缺陷進行識別,同時可為后續(xù)的TSV三維封裝內(nèi)部缺陷理論研究和檢測提供指導(dǎo)。
【學(xué)位單位】：湖北工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位年份】：2019
【中圖分類】：TN405
【部分圖文】：

圖 1.1 TSV 三維封裝芯片示意圖 圖 1.2 深寬比可達 8~10 的TSV 三維封裝技術(shù)特點鮮明、性能好、前景廣闊。但由于小孔徑、高深寬比是其工藝發(fā)展的趨勢，導(dǎo)致尺度效應(yīng)更加明顯，應(yīng)力失配更加容易產(chǎn)生 TSV 填充孔洞、鍵合面分層、裂紋等缺陷，尤其對于 TSV 結(jié)構(gòu)在空洞、縫隙及填充缺失等典型缺陷如圖 1.3 所示[12-14]。這些缺陷的存在裝工作性能不穩(wěn)定、產(chǎn)品可靠性降低等一系列問題。更嚴重的是，此類集中于晶圓和芯片內(nèi)部，常規(guī)方法很難直接檢測，嚴重阻礙了 TSV 三維的發(fā)展[15-16]。（a）底部空洞 （b）含有縫隙 （c）填充圖 1.3 TSV 三種容易產(chǎn)生的典型缺陷類型

圖 1.1 TSV 三維封裝芯片示意圖 圖 1.2 深寬比可達 8~10 的TSV 三維封裝技術(shù)特點鮮明、性能好、前景廣闊。但由于小孔徑、高深寬比是其工藝發(fā)展的趨勢，導(dǎo)致尺度效應(yīng)更加明顯，應(yīng)力失配更加容易產(chǎn)生 TSV 填充孔洞、鍵合面分層、裂紋等缺陷，尤其對于 TSV 結(jié)構(gòu)在空洞、縫隙及填充缺失等典型缺陷如圖 1.3 所示[12-14]。這些缺陷的存在裝工作性能不穩(wěn)定、產(chǎn)品可靠性降低等一系列問題。更嚴重的是，此類集中于晶圓和芯片內(nèi)部，常規(guī)方法很難直接檢測，嚴重阻礙了 TSV 三維的發(fā)展[15-16]。（a）底部空洞 （b）含有縫隙 （c）填充圖 1.3 TSV 三種容易產(chǎn)生的典型缺陷類型

圖 1.1 TSV 三維封裝芯片示意圖 圖 1.2 深寬比可達 8~10 的 TSVTSV 三維封裝技術(shù)特點鮮明、性能好、前景廣闊。但由于小孔徑、高密度及高深寬比是其工藝發(fā)展的趨勢，導(dǎo)致尺度效應(yīng)更加明顯，應(yīng)力失配更加嚴重，更容易產(chǎn)生 TSV 填充孔洞、鍵合面分層、裂紋等缺陷，尤其對于 TSV 結(jié)構(gòu)，常常存在空洞、縫隙及填充缺失等典型缺陷如圖 1.3 所示[12-14]。這些缺陷的存在將導(dǎo)致封裝工作性能不穩(wěn)定、產(chǎn)品可靠性降低等一系列問題。更嚴重的是，此類缺陷大多集中于晶圓和芯片內(nèi)部，常規(guī)方法很難直接檢測，嚴重阻礙了 TSV 三維封裝技術(shù)的發(fā)展[15-16]。
【參考文獻】

相關(guān)期刊論文 前10條

1 薛彤;張國華;楊軼博;;多種結(jié)構(gòu)硅通孔熱應(yīng)力仿真分析[J];微電子學(xué);2015年06期

2 潘從芳;婁毅;藺紅;張起瑞;楊一;胡賀明;;基于ANSYS的溫度場仿真分析[J];工業(yè)控制計算機;2015年08期

3 楊邦朝;胡永達;;硅通孔三維封裝技術(shù)研究進展[J];中國電子科學(xué)研究院學(xué)報;2014年05期

4 黃春躍;梁穎;熊國際;李天明;吳松;;基于熱-結(jié)構(gòu)耦合的3D-TSV互連結(jié)構(gòu)的應(yīng)力應(yīng)變分析[J];電子元件與材料;2014年07期

5 韓博宇;王偉;劉坤;陳田;李潤豐;鄭瀏旸;;基于TSV的3D堆疊集成電路測試[J];合肥工業(yè)大學(xué)學(xué)報(自然科學(xué)版);2014年04期

6 安彤;秦飛;武偉;于大全;萬里兮;王珺;;TSV轉(zhuǎn)接板硅通孔的熱應(yīng)力分析[J];工程力學(xué);2013年07期

7 繆旻;許一超;王貫江;孫新;方孺牛;金玉豐;;TSV絕緣層完整性在線測試方法研究[J];測試技術(shù)學(xué)報;2012年06期

8 童志義;;3D IC集成與硅通孔(TSV)互連[J];電子工業(yè)專用設(shè)備;2009年03期

9 張雪粉;陳旭;;功率電子散熱技術(shù)[J];電子與封裝;2007年06期

10 郝金偉,閆奕,任蔣懋;基于ANSYS的結(jié)構(gòu)優(yōu)化設(shè)計有限元分析[J];山西建筑;2005年05期

本文編號：2860212