在模擬電路設(shè)計中常需要穩(wěn)定的參考電壓,參考電壓模塊廣泛應(yīng)用于數(shù)�；旌想娐分�。隨著半導(dǎo)體工藝的提升,數(shù)字電路速度越來越快,在高速的數(shù)模轉(zhuǎn)換系統(tǒng)中,不僅要求參考電壓具有高精度,同時需要高速的瞬態(tài)響應(yīng)能力。傳統(tǒng)參考電壓電路采用閉環(huán)的線性穩(wěn)壓器結(jié)構(gòu),利用環(huán)路帶寬和穩(wěn)壓電容保證輸出電壓的穩(wěn)定,但是隨著信號采樣速率的加快,傳統(tǒng)的環(huán)路帶寬難以滿足響應(yīng)速度要求,同時封裝寄生電感等因素對響應(yīng)速度的影響也愈加嚴重。本文基于高精度基準(zhǔn)電壓和高速模數(shù)轉(zhuǎn)換器的理論分析,設(shè)計了一款用于高速時間交織ADC的高速高精度參考電壓緩沖器電路,將前級高精度基準(zhǔn)源和后級開環(huán)的buffer輸出級結(jié)構(gòu)相結(jié)合,在4GS/s采樣速率下的實現(xiàn)了一種性能優(yōu)秀的高速高精度參考電壓緩沖器電路。首先,分析了帶隙基準(zhǔn)源的工作原理,提出對帶隙基準(zhǔn)的指標(biāo)要求,并設(shè)計出一種帶有溫度補償?shù)膸痘鶞?zhǔn)電路,能夠在-40℃到125℃溫度變化范圍內(nèi)具有較低的溫度系數(shù),為參考電壓緩沖器電路提供高精度的基準(zhǔn)輸入電壓和基準(zhǔn)輸入電流。其次,由于本次研究設(shè)計的參考電壓緩沖器為高速TIADC提供參考電平,其對負載響應(yīng)的過程比較復(fù)雜。本論文對參考電壓緩沖器在負載通道ADC在每次量化開關(guān)切換過程進行了仔細分析,根據(jù)分析結(jié)果提出了一種較為明晰的設(shè)計方法。本文結(jié)合實際應(yīng)用情況,采用了一種新型的緩沖器輸出結(jié)構(gòu),相比較于傳統(tǒng)的一些結(jié)構(gòu),較好的兼顧了功耗、速度和精度。整體的參考電壓緩沖器采用主從式結(jié)構(gòu),建模仿真得到由各支路參考電壓的偏差帶來的增益失配會對多通道交織性能的影響程度,通過合理設(shè)計輸出級管子尺寸,同時仿真得到最優(yōu)化的通道間濾除回踢噪聲的CRC網(wǎng)絡(luò)來降低參考電壓緩沖器對整體TIADC性能的影響。最后,利用Cadence設(shè)計平臺、Spice仿真工具以及Laker版圖設(shè)計工具等,在40nm CMOS工藝下,完成電路的后仿真。仿真結(jié)果表明,前級帶隙基準(zhǔn)源的低頻PSRR為80dB,溫度系數(shù)為18ppm/℃,輸出噪聲為115.36μV。在輸入信號頻率為1.5GHz,采樣頻率為4GHz時,整體參考電壓緩沖器電路帶上負載多通道時間交織ADC仿真得到其SFDR為82.36dB,SNDR為71.86dB,有效位數(shù)ENOB為11.64位。
【學(xué)位單位】：電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位年份】：2019
【中圖分類】：TN792;TN432
【部分圖文】：

帶隙基準(zhǔn)源電路版圖

ReferenceBuffer主體電路版圖設(shè)計

電平轉(zhuǎn)移模塊OP1內(nèi)部版圖設(shè)計

【參考文獻】

相關(guān)期刊論文 前5條

1 劉春娟;張帆;王永順;劉肅;;高電源抑制比低噪聲帶隙基準(zhǔn)電壓源的設(shè)計[J];微電子學(xué);2012年04期

2 姜杰;尹文婧;許俊;李聯(lián);;應(yīng)用于流水線ADC的參考電壓源及其輸出緩沖器[J];微電子學(xué);2006年06期

3 曾健平,田濤,李宇,謝海情,鄒韋華;線性補償型帶隙基準(zhǔn)電壓源設(shè)計[J];宇航計測技術(shù);2005年04期

4 郭凌;新型XFET基準(zhǔn)電壓源ADR290/291/292/293[J];國外電子元器件;2000年03期

5 牛軼霞 ,宋吉江;穩(wěn)壓二極管的應(yīng)用[J];家庭電子;1998年06期

相關(guān)博士學(xué)位論文 前2條

1 杜翎;基于非二進制量化算法的逐次逼近模數(shù)轉(zhuǎn)換器的設(shè)計[D];電子科技大學(xué);2016年

2 王憶;高性能低壓差線性穩(wěn)壓器研究與設(shè)計[D];浙江大學(xué);2010年

相關(guān)碩士學(xué)位論文 前8條

1 何廣;16位電流舵DAC的DMM校正算法建模與數(shù)字實現(xiàn)[D];電子科技大學(xué);2018年

2 徐成陽;用于高速A/D轉(zhuǎn)換器的低噪聲參考電壓電路研究與設(shè)計[D];電子科技大學(xué);2018年

3 李亮;低噪聲高電源抑制比片上LDO的研究與設(shè)計[D];電子科技大學(xué);2016年

4 王偉;分辨率可配置型高速SAR ADC的研究與設(shè)計[D];電子科技大學(xué);2016年

5 黎進軍;亞閾值CMOS電壓基準(zhǔn)源的研究與設(shè)計[D];華南理工大學(xué);2012年

6 林少波;高精度高電源電壓抑制比CMOS帶隙基準(zhǔn)源設(shè)計[D];西安電子科技大學(xué);2012年

7 徐嚴;基準(zhǔn)源及其緩沖器的設(shè)計[D];電子科技大學(xué);2011年

8 高榕;高精度BiCMOS基準(zhǔn)源溫度補償策略及電路實現(xiàn)[D];西安電子科技大學(xué);2011年

本文編號：2822264