【摘要】：隨著軟件無線電及電子技術(shù)的飛速發(fā)展,對數(shù)據(jù)信號處理單元的功能及性能等都提出了越來越高的要求。實時性高、處理能力強、接口豐富、可擴展性強的通用并行數(shù)據(jù)信息處理平臺成為當(dāng)今的主流發(fā)展方向,廣泛用于語音、雷達、通信、導(dǎo)航等設(shè)備。本論文分析了國內(nèi)外通用處理平臺的發(fā)展現(xiàn)狀,并結(jié)合當(dāng)今主流核心器件的發(fā)展現(xiàn)狀、功能特點、軟件開發(fā)平臺特性及通用處理平臺的功能性能要求,成功研制出了基于PowerPC(MPC8280)+FPGA(XC5VSX95T)+定點DSP(TMS320C6455)+浮點DSP(TMS320C6713)四種通用處理器架構(gòu)的綜合數(shù)據(jù)信息處理平臺,形成硬件實物及軟件開發(fā)架構(gòu),證實了方案切實可行。論文完成了處理平臺的硬件架構(gòu)及組成、內(nèi)外部通信方式、嵌入式軟件、調(diào)試驗證手段等的研究,主要內(nèi)容為:1.研究各核心處理器的性能和結(jié)構(gòu),根據(jù)需求構(gòu)建出最優(yōu)的通用并行處理平臺的架構(gòu),形成以PowerPC為對外網(wǎng)絡(luò)通信控制、兩個DSP為主要核心算法處理、FPGA為高速通信接口及內(nèi)部控制的綜合處理平臺。實現(xiàn)了各處理器及組成部分的硬件電路詳細設(shè)計,包括四種處理器的硬件配置、外部SDRAM/DDR2/Flash等存儲擴展、網(wǎng)絡(luò)/串口/HPI/SRIO等接口、加載方式、復(fù)位、時鐘、電源、控制等電路設(shè)計,形成性能優(yōu)化的數(shù)據(jù)信息處理硬件平臺。2.研究數(shù)據(jù)信息處理平臺的通信方式,形成了:外部以網(wǎng)絡(luò)為通信控制接口、SRIO為高速數(shù)據(jù)傳輸通道,內(nèi)部以HPI為控制命令通道、FPGA內(nèi)部同步雙口為數(shù)據(jù)交互通道,高速低速接口相結(jié)合、命令數(shù)據(jù)操作獨立的通信模式。有效的避免低速命令控制長時間占用處理通道開銷、中斷高速通信的事情發(fā)生,更加高效的利用總線帶寬。3.研究數(shù)據(jù)信息處理平臺的驗證方式。利用各處理器的硬件開發(fā)環(huán)境及軟件開發(fā)平臺的特性,進行處理器的硬件功能調(diào)試、接口調(diào)試;為實現(xiàn)系統(tǒng)的遠程可重配置特點,完成了程序的動態(tài)加載和代碼的遠程更新;搭建并驗證DSP、FPGA間高速通信通道;完成處理平臺的整體功能性能測試。
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2017
【分類號】：TP332;TN791
【圖文】：

圖 2-1 短波通信系統(tǒng)框圖1) 能提供兼容多種通信波形計算資源需求，能同時處理 4 路語音信號；2) 對外提供 RapidIO 和 LAN 等高速數(shù)據(jù)傳輸接口，分別完成非實時的控和業(yè)務(wù)數(shù)據(jù)交互，以及實時基帶音頻數(shù)據(jù)收發(fā)功能；3) PowerPC 運行 VxWorks，配置管理程序、服務(wù)管理程序等。實現(xiàn)以太口功能，實現(xiàn)對 DSP 與 FPGA 的配置管理、程序加載和實現(xiàn)各層通議處理等功能；4) DSP 主要運行物理層波形程序，包括指令波形以及各檔速率數(shù)據(jù)傳輸形、調(diào)制解調(diào)算法；5) FPGA 主要完成各種數(shù)據(jù)預(yù)處理、RapidIO 等功能，具體包括波形速率換（包括插值、抽取、濾波等）、波形處理（如同步捕獲、編解碼、解調(diào)等）、RapidIO 接口等；

3) 局部總線：支持 8/16/32 位三種數(shù)據(jù)寬度；4) PCI 橋：32 位、33/66M，兼容 PCI2.2，支持主從模式；5) 系統(tǒng)接口單元：包括時鐘、復(fù)位、RTC、中斷、看門狗、TAP 等；6) 存儲控制器：32 位地址總線，支持 12 個存儲組。它包括 GPCM 通用控制器、SDRAM 控制器和 UPM 用戶編程器三種接口，可以為SDRAM、SRAMEPROM、Flash 和其它外圍設(shè)備提供控制接口；7) 通信處理模塊(CPM)；a) 32 位 RISC 通信處理器(CP)；b) 64KB 雙端口 SRAM，其中 32K 用于數(shù)據(jù) RAM，32K 用于指令 RAMc) 三個快速通信控制器(FCC)，支持快速以太網(wǎng)、HDLC 總線等多種協(xié)議d) 兩個多通道控制器(MCC)和兩個串行管理控制器(SMC)；e) 四個串行通信控制器(SCC)，支持 IEEE802.3/Ethernet、HDLC/SDLC、LocalTalk、UART、BISYNC 和透明傳輸協(xié)議；f) USB 控制器，支持 Host 和 Slave 模式，1.5 和 12Mbps 兩種速率。

列產(chǎn)品[21]。TMS320C6000 系列 DSP 是 TI 公司推出的定點、浮點兼容的高端 DSP 系 VLIW（超長指令字）體系結(jié)構(gòu)，有 8 個功能單元，一個時鐘周期內(nèi)可以 8 條指令，主要用于多通道無線通信和有線通信、圖像處理、雷達聲納量、跟蹤等領(lǐng)域[21]。發(fā)展到現(xiàn)在，其中定點系列有 C62xx、C64xx、DM6xx，浮點系列主要是 C67xx。本設(shè)計中 DSP 主要運行物理層波形程序，包形以及各檔速率數(shù)據(jù)傳輸波形，選取了 TI 公司的高性能定點 DSP（型S320C6455）和浮點 DSP（型號為 TMS320C6713）并行處理的組合，在實求的基礎(chǔ)上，具備更大的擴展性。.5.2 TMS320C6455 功能簡介TMS320C6455 是 TI 公司推出的高端 DSP 芯片，它建立在增強型 C64X+基礎(chǔ)之上，該內(nèi)核添加了專用新指令與基于 TI 當(dāng)前高級 C64X DSP 架構(gòu)代碼尺寸平均縮短了 20％～30％，周期效率提高了 20％[22][23]。內(nèi)部結(jié)構(gòu) 所示。

【參考文獻】

相關(guān)期刊論文 前10條

1 徐妍;馬麗珍;張麗;;IBERT在FPGA中的應(yīng)用[J];電子科技;2012年07期

2 周順燕;吳丹;;TMS320C6713 DSP的高速EMIF數(shù)據(jù)接口設(shè)計與實現(xiàn)[J];計算機測量與控制;2010年07期

3 許亮;宋萬杰;劉崢;;基于ADSP_TS201的雷達信號處理機設(shè)計[J];電子科技;2010年07期

4 謝瑞雯;陳國興;;TMS320C6455的硬件資源分析[J];通信技術(shù);2010年07期

5 王長清;岑凡;蔡惠智;;基于PowerPC架構(gòu)多核處理器嵌入式系統(tǒng)硬件設(shè)計[J];微計算機信息;2010年17期

6 郝建;李翠娟;王廣;;基于FPGA+DSP線性結(jié)構(gòu)的某型飛機電子偵察視頻處理系統(tǒng)[J];航空計算技術(shù);2010年01期

7 呂遵明;王彥剛;;基于串行RapidIO的通用數(shù)字信號處理模塊設(shè)計[J];信息化研究;2009年09期

8 王俊;張玉璽;李偉;;高性能DSP互聯(lián)方法[J];電子器件;2008年06期

9 張中華;;基于雙PowerPC 7447A處理器的嵌入式系統(tǒng)硬件設(shè)計[J];現(xiàn)代電子技術(shù);2008年24期

10 蔡婷;陳云秋;劉云;;BSP在MPC8270硬件平臺上的研究與實現(xiàn)[J];計算機與數(shù)字工程;2008年07期

相關(guān)碩士學(xué)位論文 前3條

1 張帥旗;基于FPGA+DSP+PPC的信號處理平臺的設(shè)計與實現(xiàn)[D];西安電子科技大學(xué);2013年

2 萬勇;基于DSP的軟件無線電調(diào)制解調(diào)系統(tǒng)設(shè)計與實現(xiàn)[D];華中科技大學(xué);2009年

3 陳美燕;基于FPGA+DSP的信息采集板的設(shè)計[D];西南交通大學(xué);2009年

本文編號：2768072