【摘要】：高精度的時間頻率同步技術廣泛應用于通信、雷達、導航系統(tǒng)、天文觀測和基礎科學研究等領域,隨著科學技術的發(fā)展,特別是5G時代的到來,對時間頻率同步精度的要求也越來越高。時間頻率傳遞方法有光纖傳輸、衛(wèi)星傳輸和自由空間激光傳輸。本文介紹了上述三種方法的發(fā)展現(xiàn)狀,進而設計了基于激光的自由空間時間傳遞同步,它不像光纖傳輸需要專門的光纖信道,只需要在可視范圍內(nèi)即可。由于基于衛(wèi)星的時間頻率傳輸?shù)奈⒉l率信道越來越緊張,頻率干擾問題經(jīng)常出現(xiàn),基于激光的時間頻率傳輸速度快,抗干擾能力強,不存在頻率之間的干擾。因此,基于激光的自由空間時間同步研究具有重要意義。本文設計了基于小型連續(xù)激光器往返時間傳遞同步方案,完成對激光傳輸?shù)男盘栠M行時間間隔測量和相位補償,最后搭建光學實驗平臺。論文采用了粗細時間測量相結(jié)合的方法對時間間隔進行測量,結(jié)合FPGA的內(nèi)部資源,采用抽頭延遲法進行“細”時間測量,采用直接計數(shù)法進行“粗”時間測量,這樣既保證了精度又能擴大測量范圍。本文使用kintex-7內(nèi)部資源CARRY4進位鏈級聯(lián)來構(gòu)建延遲線。由于超前進位產(chǎn)生“冒泡”現(xiàn)象以及需要對級聯(lián)的進位鏈鎖存的溫度計碼轉(zhuǎn)換成二進制數(shù),本設計采用二分求和法來進行譯碼。為了提高測量的精度,減少進位單元以及通道之間的布線延遲,設計采用了器件位置約束的方法是進位單元之間有序排列以及通道之間并行排列,之后通過板級測試進行驗證,驗證結(jié)果表明測量的時間間隔誤差在±190ps之內(nèi)。經(jīng)過自由空間傳輸后的信號存在相位差,需要對信號進行相位補償。結(jié)合FPGA內(nèi)部的SelectIO資源,采用“粗”延遲和“精”延遲相結(jié)合的方法對信號相位進行補償。采用高速IO對信號進行采樣,并且使用解串器和串行器對信號進行轉(zhuǎn)換,轉(zhuǎn)換中間采用移位寄存編碼模塊對信號進行粗延遲,之后進行板級測試,測試結(jié)果顯示延遲波動為625ps,精延遲為78ps。最后基于上面的時間間隔測量和相位補償方法,搭建光學實驗平臺。本文設計了基于激光傳輸為40m的自由空間時間傳遞鏈路進行實驗,測試結(jié)果顯示所設計的同步系統(tǒng)在相位補償后的時延波動標準差為440ps。整個測量結(jié)果表明時間穩(wěn)定度優(yōu)于200ps,在時間大于500s時,時間穩(wěn)定度處于100ps左右。實驗結(jié)果表明激光的自由空間時間穩(wěn)定度優(yōu)于衛(wèi)星的時間穩(wěn)定度。
【學位授予單位】：電子科技大學
【學位級別】：碩士
【學位授予年份】：2019
【分類號】：TN24;TN791
【圖文】：

電子科技大學碩士學位論文1.2.3 自由空間激光的時間頻率同步傳遞基于激光的自由空間進行時頻傳輸同步的信號可以是微波信號或光頻，微波信號一般是通過調(diào)幅的方式調(diào)制到激光光源上，之后利用光學準直鏡把光載微波信號的激光發(fā)射到自由空間中，在遠端利用準直鏡將自由空間的激光信號聚焦到光電探測器上，來恢復微波信號。如圖 1-4所示為最簡單的自由空間同步。

第三章 基于 FPGA實現(xiàn)的高精度時間間隔測量設計傳輸數(shù)據(jù)的速率越來越高，進而出現(xiàn)的一些高端 FPGA 利用 DDR 寄存器可以支持高達 2Gbps 的數(shù)據(jù)速率。為了利于管理與適用多種電氣標準，F(xiàn)PGA 的輸入/輸出模塊被劃分為若干個 bank，每個 bank 的接口電壓不同決定了它的接口標準不一樣。（2）可配置邏輯單元（CLB）CLB 是 FPGA 的基本邏輯單元。CLB 的數(shù)量和特性因不同 FPGA 芯片器件而不同，每個 CLB都含有一個可配置開關矩陣，此開關矩陣有 4或 6個輸入、具有選型電路與觸發(fā)器。開關矩陣的高度靈活使其可以進行配置來處理移位寄存器、組合邏輯或 RAM。在 Xilinx 公司的 FPGA 器件中，CLB 是由多個相同的 Slice 與附加邏輯構(gòu)成，每個 CLB 可以進行配置來實現(xiàn)時序邏輯、組合邏輯，還可以實現(xiàn)分布式的 RAM 與分布式的 ROM。如圖 3-2 所示，（a）為 CLB 內(nèi) Slice的排列，圖中兩個 slice都和開關矩陣相連。（b）為相鄰的兩個 CLB之間的連接。

圖 3-3 時鐘管理模塊框圖4）嵌入式塊 RAM多 FPGA 都有內(nèi)嵌的塊 RAM，它具有數(shù)據(jù)的存儲與讀取功能，這 FPGA的使用范圍。塊 RAM可以靈活的配置單/雙端口的 RAM與配置 FIFO 等存儲模塊。除了內(nèi)嵌的塊 RAM，還可以利用芯片內(nèi)部來實現(xiàn)分布的 RAM，同樣可以配置單/雙端口的 RAM 與 ROM。在兩種 RAM 的選擇不僅影響芯片的內(nèi)部資源，還會對芯片的性能與的影響。一般應用時，如果對 RAM 的深度要求不高，可以用查找，若對 RAM 的深度要求高，可以用內(nèi)嵌的塊 RAM 來實現(xiàn)，當然 RAM 的方式組成更大的 RAM 進行應用。表 3-1 KIntex-7 的容量和功能容量 Kintex-7發(fā)送速率 12.5Gbit/s

【參考文獻】

相關期刊論文 前2條

1 周磊;王春娥;;基于FPGA的時間數(shù)字轉(zhuǎn)換器的編碼器[J];鹽城工學院學報(自然科學版);2015年02期

2 金功偉,金雪雁;GPS技術在遙測時統(tǒng)中的應用[J];制導與引信;1997年04期

相關博士學位論文 前3條

1 武文俊;衛(wèi)星雙向時間頻率傳遞的誤差研究[D];中國科學院研究生院(國家授時中心);2012年

2 李滾;GPS載波相位時間頻率傳遞研究[D];中國科學院研究生院（國家授時中心）;2007年

3 楊旭海;GPS共視時間頻率傳遞應用研究[D];中國科學院研究生院（國家授時中心）;2003年

相關碩士學位論文 前1條

1 董續(xù)勝;多通道高精度符合計數(shù)器的研究與設計[D];電子科技大學;2016年

本文編號：2759035