【摘要】：超大規(guī)模集成電路(Very Large Scale Integration,簡(jiǎn)稱(chēng)VLSI)技術(shù)和功率半導(dǎo)體技術(shù)的迅猛發(fā)展,推動(dòng)功率集成電路(Power Integrated Circuit,簡(jiǎn)稱(chēng)PIC)技術(shù)逐漸走向成熟,從而使得PIC在消費(fèi)類(lèi)電子、通信電子、家電、汽車(chē)電子和工業(yè)驅(qū)動(dòng)控制等多個(gè)領(lǐng)域中得到廣泛地應(yīng)用�；谄矫婊に�,具有可集成、高耐壓、低功耗和高頻率等特性的橫向雙擴(kuò)散MOS管(Lateral Double-diffusion MOSFET,簡(jiǎn)稱(chēng)LDMOS)是PIC的核心與關(guān)鍵。由于超結(jié)(Superjunction,簡(jiǎn)稱(chēng)SJ)器件在一定耐壓(Breakdown Voltage,簡(jiǎn)稱(chēng)BV)下的導(dǎo)通電阻(On Resistance,簡(jiǎn)稱(chēng)Ron)非常低,打破傳統(tǒng)MOS類(lèi)器件比導(dǎo)通電阻(Specific On Resistance,簡(jiǎn)稱(chēng)Ron,sp)隨著B(niǎo)V 2.5次方增加的極限關(guān)系,使得SJ功率器件成為研究熱點(diǎn)。將SJ應(yīng)用于LDMOS構(gòu)成SJ-LDMOS可以大幅度降低LDMOS的導(dǎo)通損耗,使得SJ-LDMOS也得到研究者們的廣泛關(guān)注。然而在SJ-LDMOS實(shí)現(xiàn)過(guò)程中,因?yàn)槌Y(jié)形成在具有一定電阻率的襯底上會(huì)產(chǎn)生輔助耗盡效應(yīng)(Substrate Assisted Depletion,簡(jiǎn)稱(chēng)SAD),打破了SJ本身的電荷平衡,導(dǎo)致器件擊穿電壓下降,器件整體性能降低,所以SAD效應(yīng)限制SJ-LDMOS器件在PIC中大規(guī)模應(yīng)用。本文提出BSD SJ-LDMOS、SIPOS SJ-LDMOS和SOSJ-LDMOS三種新型SJ-LDMOS器件,利用仿真軟件ISE-TCAD對(duì)三種SJ-LDMOS器件進(jìn)行結(jié)構(gòu)建模和性能仿真分析。在傳統(tǒng)具有緩沖層(Buffer)SJ-LDMOS器件消除SAD效應(yīng)的基礎(chǔ)上,圍繞著進(jìn)一步優(yōu)化器件性能為目標(biāo),采用電場(chǎng)優(yōu)化方法改善器件表面電場(chǎng)分布,使得SJ-LDMOS器件整體性能提升。主要?jiǎng)?chuàng)新工作包括:1.提出緩沖層為不同摻雜濃度分區(qū)(Buffer Step Doping,簡(jiǎn)稱(chēng)BSD)的新型SJ-LDMOS器件結(jié)構(gòu)。首先介紹BSD SJ-LDMOS器件結(jié)構(gòu)特性和工作機(jī)理,是對(duì)傳統(tǒng)Buffer SJ-LDMOS器件結(jié)構(gòu)的改進(jìn)和創(chuàng)新。然后通過(guò)仿真軟件ISE具體分析了BSD SJ-LDMOS器件關(guān)斷時(shí),器件耐壓和電場(chǎng)分布情況。BSD SJ-LDMOS器件利用電場(chǎng)調(diào)制技術(shù)將緩沖層產(chǎn)生的電場(chǎng)峰引入漂移區(qū)表面,優(yōu)化SJ-LDMOS表面的電場(chǎng)分布,使得器件的BV提高。同時(shí)討論了緩沖層分區(qū)個(gè)數(shù)對(duì)器件整體性能的影響。當(dāng)BSD SJ-LDMOS器件緩沖層為3分區(qū)時(shí),器件表面電場(chǎng)達(dá)到理想效果,BV基本已經(jīng)達(dá)到飽和。BSD SJ-LDMOS器件的BV比傳統(tǒng)Buffer SJ-LDMOS器件提高約32%,橫向單位耐壓量達(dá)到18.48V/μm。BSD SJ-LDMOS器件的BV為382 V,Ron,sp為25.6 mΩ·cm2,突破了一般LDMOS器件BV為254V時(shí),Ron,sp為71.8 mΩ·cm2的極限關(guān)系。最后簡(jiǎn)單介紹BSD SJ-LDMOS器件實(shí)現(xiàn)的工藝流程。2.提出具有半絕緣多晶硅(Semi-Insulation POly Silicon,簡(jiǎn)稱(chēng)SIPOS)覆蓋層的SIPOS SJ-LDMOS器件結(jié)構(gòu)。在傳統(tǒng)Buffer SJ-LDMOS器件表面覆蓋一層半絕緣多晶硅,由于SIPOS層具有均勻高電阻率,其表面電場(chǎng)非常均勻。通過(guò)SIPOS層上的均勻電場(chǎng)對(duì)SJ-LDMOS表面電場(chǎng)進(jìn)行調(diào)制優(yōu)化,使得器件表面電場(chǎng)分布變得更加均勻,器件的BV提高。通過(guò)仿真軟件分析了SIPOS SJ-LDMOS器件在關(guān)斷時(shí)BV和電場(chǎng)分布情況。同時(shí)也對(duì)器件開(kāi)態(tài)時(shí)存在的漏電問(wèn)題進(jìn)行了分析,并給出一些解決措施。最后對(duì)器件開(kāi)啟狀態(tài)時(shí)導(dǎo)通特性進(jìn)行分析。通過(guò)仿真軟件獲得,SIPOS SJ-LDMOS和傳統(tǒng)N-buffer SJ-LDMOS相比,在兩種器件性能參數(shù)優(yōu)化的條件下,SIPOS SJ-LDMOS的BV提高約35.2%,Ron,sp降低約33%。3.提出具有階梯氧化層(Step Oxide)的SJ-LDMOS(SOSJ-LDMOS)器件結(jié)構(gòu)。首先介紹SOSJ-LDMOS器件結(jié)構(gòu)特點(diǎn),是對(duì)基于STI(Shallow Trench Isolation,簡(jiǎn)稱(chēng)STI)工藝實(shí)現(xiàn)的傳統(tǒng)Buffer SJ-LDMOS器件,進(jìn)行的改進(jìn)和創(chuàng)新;然后介紹SOSJ-LDMOS器件工作原理。SOSJ-LDMOS器件具有兩方面的優(yōu)點(diǎn):一方面,在氧化層厚度變化拐角處存在新的電場(chǎng),其對(duì)漂移區(qū)表面的電場(chǎng)進(jìn)行調(diào)制優(yōu)化,使得器件漂移區(qū)表面的電場(chǎng)分布更加均勻,整體耐壓提高;另一方面,由于場(chǎng)板下方氧化層變薄,器件在開(kāi)態(tài)時(shí)漂移區(qū)積累更多電子并且導(dǎo)電通道變寬,使得器件Ron,sp降低。通過(guò)仿真軟件主要分析器件關(guān)態(tài)時(shí)耐壓情況和電場(chǎng)分布并分析器件開(kāi)態(tài)時(shí)導(dǎo)通電阻等。同時(shí)也進(jìn)一步分析SOSJ-LDMOS器件中階梯場(chǎng)氧位置和厚度對(duì)器件BV和Ron,sp的影響。通過(guò)仿真軟件獲得,SOSJ-LDMOS與傳統(tǒng)SJ-LDMOS相比,當(dāng)兩種器件的BV相同時(shí),SOSJ-LDMOS器件的Ron,sp比傳統(tǒng)SJ-LDMOS器件下降22.1~38.9%。最后簡(jiǎn)單描述器件實(shí)現(xiàn)的工藝流程,即通過(guò)兩次STI工藝形成階梯狀場(chǎng)氧結(jié)構(gòu)。本文提出的BSD SJ-LDMOS、SIPOS SJ-LDMOS和SOSJ-LDMOS三種器件結(jié)構(gòu)與傳統(tǒng)Buffer SJ-LDMOS器件等結(jié)構(gòu)相比,器件擊穿電壓得到提升并且導(dǎo)通電阻也降低,滿(mǎn)足一般功率集成電路對(duì)功率器件高效能低功耗的要求,具有廣泛的應(yīng)用前景。
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類(lèi)號(hào)】：TN386.1
【圖文】：

第一章 緒論采用一些特殊結(jié)構(gòu)對(duì)器件表面電場(chǎng)進(jìn)行優(yōu)化，以提高器件的 BV。終端技術(shù)可分為表面終端技術(shù)和體終端技術(shù)兩種。表面終端技術(shù)是通過(guò)降低器件面的電場(chǎng)峰，優(yōu)化器件的表面電場(chǎng)分布來(lái)提高器件的擊穿電壓，表面終端技術(shù)包括（1）場(chǎng)板技術(shù)：場(chǎng)板（Field Plate，簡(jiǎn)稱(chēng) FP）是一種被普遍采用的終端技術(shù)，板按材料可分為金屬場(chǎng)板和電阻場(chǎng)板兩種。如圖 1.2（a）將 P+區(qū)接觸金屬向外延到結(jié)邊緣處的場(chǎng)氧上形成金屬場(chǎng)板。在這種情況下，施加于 P+區(qū)并給 PN 結(jié)提供向偏置負(fù)電壓能為金屬場(chǎng)板提供負(fù)偏壓，場(chǎng)板上為等電勢(shì)，使得半導(dǎo)體表面與場(chǎng)板在電勢(shì)差，場(chǎng)板下面的電子受到排斥向遠(yuǎn)離表面方向移動(dòng)。這使得表面處耗盡區(qū)向延伸，曲面結(jié)的曲率半徑增大[12]，抑制表面電場(chǎng)的集中，降低 PN 結(jié)處的電場(chǎng)。如 1.2（b）所示，場(chǎng)板使得 PN 結(jié)附近的峰值電場(chǎng) a 降低，避免了 PN 結(jié)過(guò)早發(fā)生擊。并且在場(chǎng)板的邊緣也提高了漂移區(qū)表面電場(chǎng) b，從而有效地提高器件的 BV。

圖 1.3 結(jié)終端擴(kuò)展結(jié)構(gòu)[14]電場(chǎng)（Reduced SURface Field，簡(jiǎn)稱(chēng) RESURF）技提出的[17]。RESURF LDMOS 與普通 LDMOS 結(jié)構(gòu)層厚度比普通 LDMOS 薄很多如圖 1.4（a），利用外結(jié)耗盡區(qū)，與溝道和外延層形成的縱向PN結(jié)耗盡層 結(jié)表面的峰值電場(chǎng)大大降低。RESURF 技術(shù)優(yōu)化了器件 BV，使得在薄外延層厚度僅為 5～8μm 情況 1200V。由于 LDMOS 器件漂移區(qū)受到耗盡區(qū)相互濃度提高，器件的 Ron,sp將比普通結(jié)構(gòu)的 LDMOS器升，同時(shí)薄外延也降低了 LDMOS 器件與集成電路F 原理可知，在 P 型基區(qū)與 N 型漂移區(qū)形成的 PN ，N 型漂移區(qū)能夠保證完全耗盡，此時(shí)器件整體性能完全耗盡時(shí)，在器件的表面容易發(fā)生擊穿，此時(shí)到理想的耐壓值[18-20]。J. A. APPLE 等人總結(jié)出器

【參考文獻(xiàn)】

相關(guān)期刊論文 前5條

1 段寶興;曹震;袁嵩;袁小寧;楊銀堂;;新型緩沖層分區(qū)電場(chǎng)調(diào)制橫向雙擴(kuò)散超結(jié)功率器件[J];物理學(xué)報(bào);2014年24期

2 段寶興;曹震;袁小寧;楊銀堂;;具有N型緩沖層REBULF Super Junction LDMOS[J];物理學(xué)報(bào);2014年22期

3 黃示;郭宇鋒;姚佳飛;夏曉娟;徐躍;張瑛;;橫向超結(jié)器件襯底輔助耗盡效應(yīng)的研究與展望[J];微電子學(xué);2013年04期

4 王文廉;張波;李肇基;;Super junction LDMOS with enhanced dielectric layer electric field for high breakdown voltage[J];半導(dǎo)體學(xué)報(bào);2011年02期

5 張波;段寶興;李肇基;;具有n~+浮空層的體電場(chǎng)降低LDMOS結(jié)構(gòu)耐壓分析[J];半導(dǎo)體學(xué)報(bào);2006年04期

本文編號(hào)：2730518