【摘要】：近年來,隨著的無線通信和軟件無線電技術的發(fā)展,移動終端設備的無線發(fā)射機系統(tǒng)越來越需要具備低功耗、高效率、低硬件消耗、寬載頻的特點。而這些優(yōu)點,也是未來的無線發(fā)射機研發(fā)人員所必須關注的,它們是無線發(fā)射機系統(tǒng)發(fā)展的必然趨勢。本文首先簡單介紹了本課題的研究背景和意義,并給出了論文內(nèi)容的安排和技術指標。對無線發(fā)射機的工作原理進行了闡述,分別對目前常見的幾款模擬發(fā)射機和全數(shù)字發(fā)射機結構進行了論述,并分析了各種結構下的發(fā)射機系統(tǒng)的優(yōu)勢和不足。然后,提出數(shù)字發(fā)射機整體的設計方案,進行了系統(tǒng)各個關鍵模塊的設計。重點介紹了基于總線分離結構的多比特量化Δ-Σ調(diào)制器的原理和設計。在輸入信號分別是單音信號和16-QAM的OFDM信號的情況下,分別對基于非總線分離Δ-Σ調(diào)制器和總線分離Δ-Σ調(diào)制器的發(fā)射機系統(tǒng)進行了Matlab仿真分析,并對不同比特分配方案下的數(shù)字發(fā)射機性能進行了比較。最后,基于模塊化的思想,對本文設計的基于總線分離結架構和非總線分離架構的全數(shù)字發(fā)射機進行了FPGA設計與VHDL編程實現(xiàn),并完成各個模塊的功能仿真。板級驗證結果表明,采用FPGA實現(xiàn)的總線分離結構的數(shù)字發(fā)射機在滿足所需信噪比的過采樣頻率條件下,可有效地提高發(fā)射機的最大工作速率并降低系統(tǒng)的硬件消耗。
【學位授予單位】：東南大學
【學位級別】：碩士
【學位授予年份】：2018
【分類號】：TN791;TN830
【圖文】：

圖 4. 2 數(shù)字時鐘產(chǎn)生模塊端口連接，inclk0 是 FPGA 的輸入時鐘，c0 和 c1 都是輸入時鐘 inclk0 inclk0 為 40MHz，由板子上的晶振提供。圖 4. 3 數(shù)字時鐘信號波形圖，顯示了輸入時鐘信號 clk 和輸出時鐘信號 clc0 和 clk1 的波形鐘信號 clk0 通過 PLL 實現(xiàn)了 16/5 的小數(shù)分頻，得到 128MH了 4/5 的小數(shù)分頻，為 32MHz。其中，32MHz 的時鐘 clk1 主要，同時也是基帶信號產(chǎn)生模塊和轉(zhuǎn)換模塊的工作時鐘。而 128M模塊和多路合并器模塊的工作時鐘。因為一個 PLL 可以產(chǎn)生

圖 4. 4 單音信號產(chǎn)生模塊端口連接如圖 4.4 所示，IPM_ROM_I 核和 IPM_ROM_Q 核分別用于產(chǎn)生一個 13 位寬、4096 個數(shù)據(jù)個數(shù)的且相互正交的單音信號。LPM_COUNTER_SIG 核是一個計數(shù)器，通過計數(shù)器將 IPM_ROM_I 核和IPM_ROM_Q 核的數(shù)據(jù)按地址取出。圖 4.5 基帶正交信號波形圖基帶正交信號的產(chǎn)生波形圖如圖 4.5 所示。Ib 和 Qb 分別是該模塊產(chǎn)生的輸出信號，它們的相位差為900，是相互正交的基帶信號。4.2.4 Δ-Σ 調(diào)制器模塊

【參考文獻】

相關期刊論文 前1條

1 馬志威;趙陽;彭振飛;劉洋;洪志良;;應用于全數(shù)字發(fā)射機的射頻信號發(fā)生器[J];固體電子學研究與進展;2013年03期

本文編號：2730187