【摘要】：隨著集成電路制造工藝進入納米層級,負偏置溫度不穩(wěn)定性(Negative Bias Temperature Instability,NBTI)引起的電路老化問題嚴重影響了集成電路的可靠性和穩(wěn)定性。NBTI效應主要作用于邏輯門中的PMOS晶體管,表現(xiàn)為閾值電壓的漂移,從而造成電路時延增加、性能下降,嚴重的將導致電路功能失效。研究和緩解NBTI效應對電路的影響,已經(jīng)成為集成電路可靠性設計的重要內(nèi)容之一。應用門替換(GR)技術緩解電路NBTI老化需要在設計階段定位出目標關鍵門,然而現(xiàn)有的相關研究在選取關鍵門時,沒有考慮門替換技術應用后可能導致關鍵門輸出變化對電路產(chǎn)生的負面影響,使得電路的老化防護低于預期效果。本論文提出一種有效的度量方法以表征門電路的NBTI老化程度,并作為電路老化關鍵門的識別依據(jù),用于優(yōu)化門替換技術。實驗結(jié)果表明,應用優(yōu)化門替換技術得到的電路時延退化改善率平均達到25.11%,而反映硬件開銷的平均門替換率只有5.82%,所提方案以較低的硬件開銷提高了門替換技術緩解電路老化的能力。輸入向量控制(IVC)和門替換技術結(jié)合緩解電路老化過程中,門替換技術的應用可能會破壞IVC方案對電路原有的優(yōu)化效果。為提高方案的兼容性,優(yōu)化門替換技術的應用,本論文根據(jù)各方案的抗老化原理,提出一種基于門替換技術約束的最優(yōu)輸入向量選取策略,以減小方案結(jié)合過程中的負面影響,進一步提高方案的抗NBTI老化能力。實驗結(jié)果表明,本論文方案有效地發(fā)揮了輸入向量控制與門替換技術的優(yōu)勢,電路時延退化改善率平均達到33.06%,比傳統(tǒng)方案相對提高16.53%,驗證了本論文方案具有較好的抗NBTI老化效果。
【學位授予單位】：合肥工業(yè)大學
【學位級別】：碩士
【學位授予年份】：2018
【分類號】：TN402

【參考文獻】

相關期刊論文 前2條

1 梁華國;陶志勇;李揚;;一種緩解NBTI效應引起電路老化的門替換方法[J];電子測量與儀器學報;2013年11期

2 李揚;梁華國;陶志勇;;應用輸入向量約束的門替換方法緩解電路老化[J];應用科學學報;2013年05期

本文編號：2729699