【摘要】：隨著未來片上集成的處理核的數(shù)量不斷增加,片上網(wǎng)絡(luò)的規(guī)模將不斷擴大,而這將使得網(wǎng)絡(luò)上距離較遠的節(jié)點之間通信延時變長、通信功耗增加。為了解決這一問題,研究人員提出了一個結(jié)合了片上網(wǎng)絡(luò)和三維集成技術(shù)的架構(gòu):三維片上網(wǎng)絡(luò)(3D Network-on-Chip,3D NoC)。3D NoC通過芯片堆疊的方式在距離較遠的節(jié)點之間建立了一個快速的垂直通道,有效降低了平均傳輸距離。3D NoC的設(shè)計中,溫度是一個重要的約束條件。因為相比于2D NoC,3D NoC芯片的功耗密度更大,芯片的溫度也更高。而芯片在過高的溫度下運行,不僅性能和芯片可靠性會降低,芯片壽命也會減短。另外,3D NoC中增加硅穿孔(Through Silicon Vias,TSV)的數(shù)量可以提高網(wǎng)絡(luò)的帶寬,但同時也會增加面積開銷以及芯片制造和運行過程中失效的風(fēng)險,因此在TSV數(shù)量受限下的3D NoC架構(gòu)優(yōu)化問題是另一個重要的課題。本文對3D NoC的溫度控制以及與溫度相關(guān)的優(yōu)化問題、TSV數(shù)量受限情況下的3D NoC的架構(gòu)優(yōu)化問題進行了研究。論文圍繞片上溫度的預(yù)測和重建、溫度模型的建模、動態(tài)溫度管理策略、溫度感知的路由算法、垂直通道的靜態(tài)布局優(yōu)化、垂直通道的動態(tài)分配等關(guān)鍵問題開展了深入細致的工作。本文首先對3D NoC的功耗估計模型和溫度模型進行了研究。針對3D NoC提出了一個多變量線性功耗模型和一個溫度的狀態(tài)空間模型。基于此功耗模型和溫度模型,本文利用卡爾曼預(yù)測器解決了如何根據(jù)有噪聲的溫度傳感器讀數(shù)對溫度進行預(yù)測的問題。與基于自回歸的預(yù)測方法相比,本文提出的預(yù)測方法在噪聲標(biāo)準(zhǔn)差σ = 2的情況下,可以減少46%-53%的標(biāo)準(zhǔn)偏差。本文對溫度和負(fù)載感知的路由算法進行了研究。本文提出了一個新的網(wǎng)絡(luò)擁塞和溫度感知的路由算法,該算法可以通過引導(dǎo)數(shù)據(jù)流量在節(jié)點間的遷移實現(xiàn)均衡的溫度分布和負(fù)載分布。在層內(nèi)的路由過程中,采用動態(tài)規(guī)劃網(wǎng)絡(luò)來平衡各處的流量負(fù)載分布和溫度分布。在層與層之間的路由過程中,則將更多的流量負(fù)載分配到那些散熱效率更高且不處于擁塞狀態(tài)的層上。本文還對3D NoC的動態(tài)溫度管理策略進行了研究。本文提出了一個基于額度的主動式的節(jié)流方案,提前對那些溫度接近閾值、有可能成為熱點的路由器進行節(jié)流以降低溫度。本文所提出的主動式的節(jié)流方案比被動式的方案最大可提高11.1%的吞吐量。本文提出了一種離線的溫度傳感器布局算法以及在高斯及非高斯噪聲下在線的芯片溫度重建技術(shù)。文中設(shè)計了一個用于溫度傳感器布局的貪婪算法,通過最大化系統(tǒng)可觀測性,以確定溫度傳感器位置�；谌魏畏歉咚狗植级伎梢杂糜邢迋�高斯分布的和來近似這一理論基礎(chǔ),在非高斯噪聲情況下,根據(jù)有限數(shù)量的溫度傳感器的讀數(shù),本文采用的高斯和濾波器可實時的重建芯片的溫度。與卡爾曼濾波器相比,高斯和濾波器可以將均方根誤差和最大誤差分別降低29.27%～35%和 33.26%～40.6%。本文對在TSV數(shù)量受限的情況下垂直通道的最優(yōu)布局問題進行了研究。本文采用基于遺傳算法和禁忌搜索算法的混合算法確定垂直通道的最優(yōu)位置。垂直通道的數(shù)目和位置的優(yōu)化問題是成本和性能的多目標(biāo)優(yōu)化問題,采用遺傳算法能夠在一次運行過程中并行的進行搜索,同時得到多個最優(yōu)解,稱之為帕累托最優(yōu)解集。對于全局搜索中搜索到的垂直通道的數(shù)量和位置,再通過局部搜索方法——禁忌搜索算法獲得在該數(shù)量和位置下垂直通道的最優(yōu)分配。本文對在TSV數(shù)量受限的情況下垂直通道的動態(tài)分配方法進行了研究。本文提出了擁塞感知的垂直通道動態(tài)分配方法。靜態(tài)分配算法不能根據(jù)網(wǎng)絡(luò)實時的狀態(tài)動態(tài)的調(diào)整垂直通道的分配,有可能會導(dǎo)致網(wǎng)絡(luò)擁塞。本文根據(jù)網(wǎng)絡(luò)的擁塞信息動態(tài)的分配垂直通道,所采用的垂直通道的選擇標(biāo)準(zhǔn)既考慮了距離因素也考慮了網(wǎng)絡(luò)的擁塞狀況,因此更能適應(yīng)于垂直方向不完全連接下的三維片上網(wǎng)絡(luò)。實驗表明,本文提出的擁塞感知的動態(tài)分配算法在uniform、transpose、shuffle、butterfly和bitreversal五種流量模式下都比其余三種分配算法(隨機、SelByDis-1、SelByDis-2)的性能更好。以Uniform流量模式為例,本文提出的算法相對隨機算法的性能提升67%-87%,相對SelByDis-1性能提升 8%-25%,相對 SelByDis-2 性能提升 13%-18%。
【學(xué)位授予單位】：南京大學(xué)
【學(xué)位級別】：博士
【學(xué)位授予年份】：2018
【分類號】：TN47
【圖文】：

集成電路產(chǎn)品的性價比不斷提高，帶來了集成電路產(chǎn)業(yè)的飛速發(fā)展，而這逡逑反過來又使得有雄厚的資金投入新技術(shù)的研發(fā)從而保證特征尺寸的進一步縮小，逡逑如圖１．２ａ所示。對于“Ｍｏｒｅ邋ｔｈａｎ邋Ｍｏｏｒｅ”的發(fā)展方向而言，通過在工藝、器件逡逑和電路層面的創(chuàng)新以及在系統(tǒng)集成方面的發(fā)展，集成電路產(chǎn)品的功能增加（或逡逑者同時成本降低），從而使得市場擴大，反過來會有更多的資源投入到新的工逡逑藝、器件和電路層面的創(chuàng)新和系統(tǒng)集成的研發(fā)，如圖１．２ｂ所示。逡逑但是，從技術(shù)和經(jīng)濟兩方面來看，沿著傳統(tǒng)的摩爾定律道路的“Ｍｏｒｅ逡逑Ｍｏｏｒｅ”也會遭遇瓶頸。隨著特征尺寸減小到幾納米并且接近原子尺寸，越來逡逑越難以實現(xiàn)尺寸縮放，并且到５邋ｎｍ時器件的掩膜數(shù)量將增加到１００多個，而且逡逑整個周期時間長達６個月，硅晶片的制造成本正在膨脹，對于產(chǎn)業(yè)的良性循環(huán)逡逑２逡逑

圖１．３邋２．５Ｄ集成和３Ｄ集成［２］逡逑

【參考文獻】

相關(guān)期刊論文 前1條

1 歐陽一鳴;劉蓓;齊蕓;;三維片上網(wǎng)絡(luò)測試的時間優(yōu)化方法[J];計算機研究與發(fā)展;2010年S1期

本文編號：2721464