【摘要】：隨著集成電路的高速發(fā)展,以過采樣和噪聲整形為技術(shù)核心的Sigma-Delta調(diào)制器得到廣泛應(yīng)用。Sigma-Delta調(diào)制器相較于傳統(tǒng)的奈奎斯特頻率模數(shù)轉(zhuǎn)換器具有速度快、精度高、功耗低等優(yōu)勢。在便攜式音頻設(shè)備領(lǐng)域,因?qū)δ?shù)轉(zhuǎn)換器的精度和功耗要求較高,所以Sigma-Delta調(diào)制器應(yīng)用廣泛。首先,本文在分析了Sigma-Delta調(diào)制的基本原理和組成結(jié)構(gòu)的基礎(chǔ)上,比較和分析各種調(diào)制器的優(yōu)缺點,完成了對Sigma-Delta調(diào)制器的階數(shù)、過采樣率、和量化器位數(shù)等重要參數(shù)的選擇,該設(shè)計最終選擇二階一位量化的調(diào)制器結(jié)構(gòu),調(diào)制器過采樣率為256倍。其次,對所選的調(diào)制器結(jié)構(gòu)在MATLAB仿真環(huán)境對所進行仿真驗證,考慮在理想情況下,在20KHz的音頻輸入信號帶寬內(nèi),所提出的二階一位量化調(diào)制器的信噪比達到101.6d B,經(jīng)計算滿足16bit精度設(shè)計要求;接下來論文對電路中存在的非理想特性進行分析,為電路設(shè)計提供理論基礎(chǔ)。在MATLAB完成了調(diào)制器的行為級仿真后,對調(diào)制器進行電路級的設(shè)計與仿真,在電路的設(shè)計過程中考慮到本設(shè)計的應(yīng)用場合和調(diào)制器中運算放大器的各種非理想因素后,采用無源積分器來取代傳統(tǒng)的有源積分器。同時設(shè)計Sigma-Delta調(diào)制器中的其它電路分別為:比較器電路、延時電路、兩相互不交疊時鐘電路、放大器等電路,并逐一對其進行仿真使其滿足實際要求。最后,在SPECTRE環(huán)境下進行調(diào)制器整體電路仿真,電路的輸入信號幅度為0.6V帶寬為20k Hz的正弦波信號,采樣頻率10MHz,得到最終所選二階一位調(diào)制器能達到的SNR為96.2d B,滿足設(shè)計要求。
【學位授予單位】：東北石油大學
【學位級別】：碩士
【學位授予年份】：2018
【分類號】：TN761
【圖文】：

，在圖2.1中如果輸入信號xa(t) 中含有的頻率成分中有大于 的頻率那么信號在抽樣后頻譜將發(fā)生混疊，因此為防止發(fā)生混疊需要高階模擬抗混疊濾波器來實現(xiàn)陡峭的傳輸特性以濾除信號帶外的頻率成分，而沒有對帶內(nèi)的信號造成衰減[16]。如圖 2.2 所示為一個奈奎斯特頻率轉(zhuǎn)換器所產(chǎn)生的頻譜。相對應(yīng)地，圖 2.3 為采用過采樣頻率轉(zhuǎn)換器抽樣過程所產(chǎn)生頻譜圖，其抽樣頻率 fN>2BW，由抽樣過程所產(chǎn)生的輸入信號頻譜圖在信帶范圍

圖 2.2 奈奎斯特頻率 ADC 頻譜圖 2.3 過奈奎斯特頻率 ADC 頻譜化理論過程對 ADC 的性能有著很大的影響，這是因為在由連續(xù)幅度到離散幅度要產(chǎn)生幅度的誤差，這也通常被成為量化誤差[17]。在對量化器建模的過噪聲考慮為在范圍[-х Ъ х Ъ 內(nèi)具有均勻概率分布的隨機過程，如圖

【參考文獻】

相關(guān)期刊論文 前2條

1 徐燦;;四階前饋結(jié)構(gòu)Sigma Delta調(diào)制器在SIMULINK建模[J];電子質(zhì)量;2013年08期

2 倪R

本文編號：2715672