【摘要】：作為專用集成電路(Application Specific Integrated Circuit,ASIC)領域中的一種半定制電路,FPGA(Field Programmable Gate Array)的出現(xiàn)既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。靜態(tài)時序分析(Static Timing Analysis,STA)是FPGA設計中最常用的時序分析方法,用于驗證電路時序是否符合設計者規(guī)定的時序要求。STA模塊運行時要讀取存儲單元時序信息的單元時序庫文件,該文件通常由Synopsys Liberty格式單元時序建模方法生成。該方法最初是為ASIC量身定做的,雖然也可以被FPGA借鑒,但它并不十分適合FPGA。Liberty格式單元時序建模方法不能描述由單元不同配置引起的時序變化。當建模單元顆粒度較大時,Liberty格式單元時序建模方法會對單元及其時序進行重復建模。在構建時序圖的過程中,使用Liberty格式單元時序建模方法生成的單元時序庫無法根據(jù)單元配置構建時序圖,從而導致時序圖的規(guī)模過大。針對以上問題,本文主要進行了兩個方面的研究工作:(1)根據(jù)FPGA的可編程特性,提出一種更加適合FPGA的單元時序建模的方法——基于FPGA單元配置的單元時序建模方法。該方法能反應由于單元的不同配置引起的時序變化。與Liberty格式單元時序建模方法相比,該方法可以避免對單元進行重復的時序建模,因此可以減少需要建模的時序弧的數(shù)量,從而大大減小單元時序庫的規(guī)模。另外,由于該方法生成的單元時序庫包含單元的配置信息,所以可以根據(jù)單元配置構建時序圖。這樣可以避免將整個單元的所有時序弧構建到時序圖中,而只需要把實際用到的時序弧構建到時序圖中,這樣做可以減小時序圖的規(guī)模,避免產生偽關鍵路徑。(2)為基于FPGA單元配置的單元時序建模方法定義新的單元時序信息描述語句。該語句不僅可以描述基本的時序信息,如時序弧類型,延時值的格式,時序弧的起點和終點等,還可以描述時序弧對應的單元配置信息。使用新的單元時序信息描述語句,可以順利進行單元時序庫的建模。通過進行上述研究工作,本文設計實現(xiàn)了新的單元時序建模方法。本文通過對大量的電路測試用例進行測試分析,驗證了本文所用EDA(Electronics Design Automation)軟件功能的正確性。本文在驗證STA模塊正確性的同時也就驗證了新的單元時序建模方法的可行性。本文還對STA模塊的性能進行了分析,通過與主流EDA軟件ISE的靜態(tài)時序分析結果進行對比,驗證了STA模塊時序分析的精確性。另外,本文在實現(xiàn)STA算法的過程中,使用實際測量的數(shù)據(jù)比較了兩種基本圖的搜索算法——深度優(yōu)先搜索(Depth First Search,DFS)算法和廣度優(yōu)先搜索(Breadth First Search,BFS)算法遍歷時序圖時的效率,為STA的開發(fā)提供了理論和實踐參考依據(jù)。
【圖文】：

圖 2-3 簡單邏輯單元 LC圖 2-3 給出了一個簡單邏輯單元（命名為 LC）的電路結構圖，LC 由 LUT、寄存器和多路選擇器構成。假設在沒有 CE/ET/RESET 控制的情況下，，LC 剛剛實現(xiàn)了一個下降沿觸發(fā)的觸發(fā)器。圖中紅色標記的電路結構顯示了所實現(xiàn)的電路功能，其中，時鐘多路選擇器配置為 CLKINV，DI0MUX 配置為 DI0，寄存器REG0 的模式配置為 FF，同步模式配置為 SYNC。圖 2-3 中 REG0 的時鐘輸入端口 CLK 和數(shù)據(jù)輸入端口 DI0 之間存在一條時序弧，假設此時要對 CLK 和 DI0 之間的建立關系約束弧進行時序建模，那么該時序弧的類型為 setup_falling。使用 Liberty 格式單元時序建模方法對這條時序弧進行建模的語法錯誤!未找到引用源。如圖 2-4 所示。此處使用 timing value 代替具體的延時值。從圖 2-4 可以看出，liberty 格式單元時序建模語句中不包含用于描述單元配置信息的參數(shù)。

進行靜態(tài)時序分析原理的說明，電路模型如圖 3-7 所示。在數(shù)據(jù)信號傳遞過程中對 Reg2-D 端進行時序違規(guī)檢查。電路設計經過EDA工具綜合后產生圖3-7中的物理時序，其中Tclk1和Tclk2是時鐘路徑延時，Tdata是數(shù)據(jù)路徑延時，Tco是寄存器發(fā)送數(shù)據(jù)時所需的數(shù)據(jù)更新延時，Tsu是寄存器鎖存數(shù)據(jù)前所需的數(shù)據(jù)建立延時，Th是寄存器鎖存數(shù)據(jù)后所需的數(shù)據(jù)保持延時，Tco、Tsu、Th是寄存器的三個特性延時。時序分析過程包含兩個部分：建立關系過程和保持關系過程，上文所述的延時因素會根據(jù)需要出現(xiàn)在特定的過程中。
【學位授予單位】：武漢理工大學
【學位級別】：碩士
【學位授予年份】：2018
【分類號】：TN791

【相似文獻】

相關期刊論文 前10條

1 王文虎;;時序電路分析中狀態(tài)表與狀態(tài)圖輸出的合理描述[J];湖南文理學院學報(自然科學版);2017年01期

2 臧宗超;;數(shù)字時序電路中的競爭與冒險現(xiàn)象與消除方法[J];科技致富向導;2014年33期

3 趙賀;孫鳳茹;;同步時序電路設計中狀態(tài)化簡方法探討[J];自動化與儀器儀表;2010年05期

4 王紅;成本茂;楊士元;邢建輝;;一種非同步時序電路的測試生成方案[J];電子科技大學學報;2007年04期

5 方怡冰;“一般時序電路設計”的課堂教學及實踐改革[J];電氣電子教學學報;2005年05期

6 劉曉華;一種先進的時序電路測試生成算法[J];電子質量;2004年09期

7 肖海榮,周鳳余;卡諾圖在同步時序電路中的應用[J];濟南交通高等�？茖W校學報;1999年03期

8 王新;同步時序電路設計的狀態(tài)分配技術[J];云南民族學院學報(自然科學版);1999年02期

9 蔡大山;;化簡同步時序電路狀態(tài)的討論[J];電氣試驗;1999年03期

10 賈默伊;同步時序電路的一種設計方法[J];河北理工學院學報;1996年01期

相關會議論文 前10條

1 何新華;胡傳兵;蔣建平;;時序電路狀態(tài)測試與精簡方法研究[A];首屆信息獲取與處理學術會議論文集[C];2003年

2 趙瑩;吳麗華;馬懷儉;;時序電路測試生成算法研究[A];第十八屆中國（天津）’2004IT、網絡、信息技術、電子、儀器儀表創(chuàng)新學術會議論文集[C];2004年

3 鄧元慶;;同步時序電路設計方法研究[A];電子高等教育學會2008年學術年會論文集[C];2008年

4 陳思成;魏道政;王仲;;時序電路測試中時間及測試序列識別問題研究[A];中國圖象圖形科學技術新進展——第九屆全國圖象圖形科技大會論文集[C];1998年

5 賀興華;肖山竹;張開鋒;盧煥章;陸靜芳;;一種改進型時序電路單粒子效應容錯設計[A];第十四屆全國信號處理學術年會(CCSP-2009)論文集[C];2009年

6 郭苗苗;鄺繼順;;基于自反饋和LFSR的時序電路自測試研究[A];第十四屆全國容錯計算學術會議(CFTC'2011)論文集[C];2011年

7 何新華;胡傳兵;蔣建平;;時序電路測試生成方法研究[A];全面建設小康社會：中國科技工作者的歷史責任——中國科協(xié)2003年學術年會論文集（上）[C];2003年

8 王健;許川佩;李智;;基于粒子群算法和螞蟻算法的時序電路測試生成研究[A];第四屆中國測試學術會議論文集[C];2006年

9 殷勤;陳彬;周璧華;汪瑩;周許申;;基于CPLD技術的數(shù)字時序控制電路設計[A];2008中國儀器儀表與測控技術進展大會論文集（Ⅲ）[C];2008年

10 宋曉玫;韓德紅;;組合邏輯電路的系統(tǒng)講授學習方法[A];教育部中南地區(qū)高等學校電子電氣基礎課教學研究會第二十屆學術年會會議論文集（上冊）[C];2010年

相關博士學位論文 前9條

1 丁敏;可滿足性問題算法研究以及在時序電路等價驗證中的應用[D];復旦大學;2005年

2 王仲;時序電路測試產生中一些關鍵技術的研究[D];中國科學院研究生院（計算技術研究所）;1999年

3 許川佩;時序電路測試生成算法研究[D];西安電子科技大學;2006年

4 李智;基于螞蟻算法的時序電路測試生成研究[D];電子科技大學;2003年

5 孫巖;納米集成電路軟錯誤分析與緩解技術研究[D];國防科學技術大學;2010年

6 韋健;低功耗邏輯電路設計及在RISC設計中的研究[D];浙江大學;2001年

7 劉蓬俠;并行ATPG算法理論與原型系統(tǒng)設計技術研究[D];國防科學技術大學;2002年

8 梁后軍;電路進化設計算法研究[D];中國科學技術大學;2009年

9 侯艷麗;數(shù)字集成電路測試生成算法研究[D];哈爾濱工程大學;2008年

相關碩士學位論文 前10條

1 魯敬敬;FPGA靜態(tài)時序分析中單元時序建模研究[D];武漢理工大學;2018年

2 郭澤暉;時序驅動布局設計與實現(xiàn)[D];國防科學技術大學;2016年

3 吉昊;寬電壓SRAM時序跟蹤電路的研究與實現(xiàn)[D];東南大學;2018年

4 劉洋;基于28nm CMOS工藝的大容量片上存儲器及存儲接口的時序優(yōu)化設計[D];西安電子科技大學;2018年

5 李敏;同步時序電路中的重定時算法研究[D];哈爾濱工程大學;2003年

6 王瑞;部分實現(xiàn)時序電路的等價性驗證[D];蘭州大學;2008年

7 陳思成;同步時序電路故障模擬系統(tǒng)的設計與實現(xiàn)[D];中國科學院研究生院（計算技術研究所）;1998年

8 余曉穎;近閾值時序電路設計[D];寧波大學;2012年

9 王翠;基于虛擬儀器的引信時序電路測試系統(tǒng)的研制[D];南京航空航天大學;2009年

10 梅鳳娜;三值鐘控絕熱時序電路研究[D];寧波大學;2012年

本文編號：2697908