本文關鍵詞：基于FPGA的高精度、多通道時間數(shù)字轉換器設計，，由筆耕文化傳播整理發(fā)布。

【摘要】：時間數(shù)字轉換器(Time-to-Digital Converter,TDC)是一種精密時間間隔測量技術,測量精度通常為亞納秒級,廣泛應用于激光測距、衛(wèi)星導航、高能物理實驗以及醫(yī)學成像等領域。TDC的測量精度往往與這些領域的技術水平息息相關,有些領域還需要使用多通道TDC來提高測量效率。高精度TDC可以在專用集成電路(Application Specific Integrated Circuit,ASIC)中實現(xiàn),也可以在現(xiàn)場可編程門陣列(Field Programmable Gate Array,FPGA)中實現(xiàn)。ASIC-TDC的測量精度和穩(wěn)定性更高,而FPGA-TDC具有開發(fā)周期短、實現(xiàn)成本低、設計更為靈活等優(yōu)點。隨著FPGA器件工藝水平的提高,FPGA-TDC與ASIC-TDC之間的性能差異正在逐步縮小,在FPGA上實現(xiàn)高精度TDC的設計具有重要研究意義。論文通過對TDC的一般設計方法進行分析對比,并結合Xilinx Virtex-5 FPGA芯片內(nèi)部資源,選用粗細計數(shù)相結合的方式來實現(xiàn)高精度、多通道TDC的設計�！按帧庇嫈�(shù)功能模塊由格雷碼計數(shù)器實現(xiàn),“細”計數(shù)功能模塊由抽頭延遲線實現(xiàn)。為了實現(xiàn)高精度TDC測量電路設計,本文使用Virtex-5的專用進位鏈邏輯單元(CARRY4)構建抽頭延遲線。針對由專用進位鏈固有的超前進位特性引起的溫度計碼“冒泡”(Bubble error)現(xiàn)象對傳統(tǒng)溫度計碼編碼電路進行了改進。為了降低工藝、電壓、溫度以及系統(tǒng)非線性對測量精度的影響,采用碼密度測試的方式對測量結果進行校準。同時,本文設計了一塊延遲單元延遲時間變化監(jiān)測電路,以避免不必要的校準來節(jié)省測量時間和電路功耗。本文設計的TDC配置了4個測量通道,為減小通道間的測量差異,在設計時使用位置約束和手動調(diào)整的方式使4個通道緊密并行排列。為驗證TDC的功能正確性并對其性能進行評估,本文做了大量的實驗測試和數(shù)據(jù)分析。最終測試結果表明:4個測量通道在對應位置上延遲單元的延遲時間基本相同,單個通道的平均時間間隔分辨率為14.7ps,微分非線性為5.8LSB,積分非線性為12LSB;經(jīng)過校準后TDC的RMS測量精度為25.5ps,單通道的RMS測量精度為18ps。
【關鍵詞】：時間數(shù)字轉換器 FPGA 高精度 多通道 抽頭延遲線
【學位授予單位】：重慶郵電大學
【學位級別】：碩士
【學位授予年份】：2016
【分類號】：TN791
【目錄】：

• 摘要3-4
• Abstract4-8
• 注釋表8-9
• 第1章 緒論9-16
• 1.1 研究背景與意義9-11
• 1.1.1 時間數(shù)字轉換器的應用背景9
• 1.1.2 精密時間間隔測量的研究意義9-10
• 1.1.3 多通道時間間隔測量的研究意義10-11
• 1.2 國內(nèi)外研究現(xiàn)狀11-14
• 1.3 論文研究內(nèi)容與章節(jié)安排14-16
• 1.3.1 論文研究內(nèi)容14
• 1.3.2 論文章節(jié)安排14-16
• 第2章 時間數(shù)字轉換器設計方法16-28
• 2.1 時間數(shù)字轉換器概念16
• 2.2 時間數(shù)字轉換器設計的一般方法16-25
• 2.2.1 脈沖計數(shù)法16-17
• 2.2.2 時間幅度轉換法17-18
• 2.2.3 時間間隔擴展方法18-19
• 2.2.4 抽頭延遲線法19-22
• 2.2.5 多相時鐘采樣法22-23
• 2.2.6 游標法23-25
• 2.3 多通道擴展25-26
• 2.4 不同設計方法特點分析26-27
• 2.5 本章小結27-28
• 第3章 FPGA-TDC電路設計與實現(xiàn)28-59
• 3.1 TDC設計相關FPGA內(nèi)部資源簡介28-32
• 3.1.1 可配置邏輯塊（CLB）28-30
• 3.1.2 時鐘資源30-32
• 3.1.3 布局布線資源32
• 3.2 系統(tǒng)總體設計方案32-34
• 3.3 FPGA-TDC“粗”計數(shù)設計與實現(xiàn)34-36
• 3.4 FPGA-TDC“細”計數(shù)設計與實現(xiàn)36-55
• 3.4.1 抽頭延遲線設計37-42
• 3.4.2 溫度計碼編碼電路設計42-47
• 3.4.3 校準電路設計47-55
• 3.5 數(shù)據(jù)存儲與串口通信模塊設計55-56
• 3.6 多通道設計與實現(xiàn)56-58
• 3.7 本章小結58-59
• 第4章 系統(tǒng)測試與性能分析59-69
• 4.1 測試平臺59-60
• 4.2 測試方法60
• 4.3 電路性能分析60-68
• 4.3.1 分辨率60-63
• 4.3.2 非線性分析63-66
• 4.3.3 測量精度66-67
• 4.3.4 誤差分析67-68
• 4.4 本章小結68-69
• 第5章 總結與展望69-71
• 5.1 總結69-70
• 5.2 展望70-71
• 參考文獻71-75
• 致謝75-76
• 攻讀碩士學位期間從事的科研工作及取得的成果76

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前7條

1 周磊;王春娥;;基于FPGA的時間數(shù)字轉換器的編碼器[J];鹽城工學院學報(自然科學版);2015年02期

2 賈云飛;鐘志鵬;許孟強;康金;;基于碼密度法的時間數(shù)字轉換器非線性校正方法研究[J];測控技術;2015年01期

3 潘維斌;龔光華;李薦民;;基于進位鏈的多通道時間數(shù)字轉換器[J];清華大學學報(自然科學版);2013年10期

4 王培林;李道武;豐寶桐;帥磊;孫蕓華;胡婷婷;魏書軍;黃先超;廖燕飛;柴培;

本文編號：263034