本文關(guān)鍵詞：低功耗逐次逼近模擬數(shù)字轉(zhuǎn)換器的設(shè)計(jì)與研究，，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著半導(dǎo)體工藝的發(fā)展,逐次逼近模擬數(shù)字轉(zhuǎn)換器的速度得到提高,同時(shí)逐次逼近模擬數(shù)字轉(zhuǎn)換器以其高能量效率在高速和高精度的模擬數(shù)字轉(zhuǎn)換器中替代流水線(xiàn)模擬數(shù)字轉(zhuǎn)換器獲得越來(lái)越多的青睞。電容不匹配、數(shù)字模擬轉(zhuǎn)換器建立的不完全是制約逐次逼近模擬數(shù)字轉(zhuǎn)換器線(xiàn)性度和速度最主要的因素�；贑SMC 0.18μm 1.8 V電源電壓的CMOS混合信號(hào)工藝,本論文完成了一款基于雙輸入開(kāi)關(guān)內(nèi)置運(yùn)放的10-bit 50Msample/s流水線(xiàn)模擬數(shù)字轉(zhuǎn)換的電路設(shè)計(jì)、版圖布局、仿真測(cè)試以及芯片測(cè)試等工作。該流水線(xiàn)模擬數(shù)字轉(zhuǎn)換器的輸入信號(hào)設(shè)計(jì)指標(biāo)為：輸入信號(hào)共模電平950mV,輸入信號(hào)范圍-900mV至900mV。芯片測(cè)試結(jié)果顯示,本論文設(shè)計(jì)的10-bit 50Msample/s流水線(xiàn)模擬數(shù)字轉(zhuǎn)換器有效位可以達(dá)到7.6-bit,無(wú)雜散動(dòng)態(tài)范圍可以達(dá)到52.2dB,信噪比可以達(dá)到47.3dB。本文還著重從理論分析到具體的電路設(shè)計(jì)這兩個(gè)方面研究了低功耗逐次逼近模擬數(shù)字轉(zhuǎn)換器的設(shè)計(jì)：(1)為了降低電容陣列總電容,對(duì)merged capacitor switching(MCS)算法做了改進(jìn),改進(jìn)后的DAC最低位的單位電容的底極板電平需要根據(jù)前一位的量化結(jié)果進(jìn)行切換,不再保持連接參考電平。相比較于傳統(tǒng)MCS算法,改進(jìn)型MCS算法的功耗和電容值分別有50%和70%的減少。(2)為了更好地呈現(xiàn)改進(jìn)型MCS算法的功耗優(yōu)勢(shì),給出了采用改進(jìn)型MCS算法的3-bit SARADC的開(kāi)關(guān)功耗的詳細(xì)計(jì)算過(guò)程。(3)為了提高逐次逼近模擬數(shù)字轉(zhuǎn)換器的采樣速率,對(duì)detect-and-skip(DAS)算法進(jìn)行了優(yōu)化。改進(jìn)型DAS算法中,粗量化逐次逼近模擬數(shù)字轉(zhuǎn)換器每量化完成一位,細(xì)量化逐次逼近模擬數(shù)字轉(zhuǎn)換器的相應(yīng)位的電容底極板電平就立刻進(jìn)行切換。(4)詳細(xì)分析了采樣開(kāi)關(guān)噪聲和電容不匹配對(duì)電路的影響,并對(duì)單位電容的取值進(jìn)行了詳細(xì)的分析和計(jì)算。相比較于基于傳統(tǒng)MCS算法構(gòu)建的逐次逼近模擬數(shù)字轉(zhuǎn)換器,基于改進(jìn)型MCS算法和改進(jìn)型DAS算法構(gòu)建的逐次逼近模擬數(shù)字轉(zhuǎn)換器功耗和電容值分別降低80.585%和47.6%�；赟MIC 0.18μm 1 P6M CMOS混合信號(hào)工藝設(shè)計(jì)了一款采用改進(jìn)型MCS算法和改進(jìn)型DAS算法的10-bit精度50MHz采樣率低功耗逐次逼近模擬數(shù)字轉(zhuǎn)換器。在1.8 V電源電壓下,輸入模擬信號(hào)的共模電壓900mV,輸入模擬信號(hào)范圍-1.6V至1.6V。
【關(guān)鍵詞】：逐次逼近模擬數(shù)字轉(zhuǎn)換器 低功耗 改進(jìn)型MCS算法 改進(jìn)型DAS算法
【學(xué)位授予單位】：合肥工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類(lèi)號(hào)】：TN792
【目錄】：

• 致謝7-8
• 摘要8-9
• ABSTRACT9-15
• 第一章 緒論15-19
• 1.1 工藝特征尺寸減少帶來(lái)的挑戰(zhàn)15-16
• 1.2 模擬數(shù)字轉(zhuǎn)換器的架構(gòu)16-18
• 1.3 本論文的創(chuàng)新之處18-19
• 第二章 傳統(tǒng)SAR ADCs技術(shù)及其面臨的挑戰(zhàn)19-30
• 2.1 奈奎斯特速率ADCs的搜索算法19-23
• 2.1.1 全并行(Flash)ADC19-20
• 2.1.2 二進(jìn)制逐次逼近算法20-21
• 2.1.3 流水算法21-23
• 2.2 SAR架構(gòu)23-26
• 2.3 SAR ADCs中的靜態(tài)誤差26-28
• 2.3.1 電容不匹配27-28
• 2.3.2 失調(diào)誤差28
• 2.4 SAR ADCs中的動(dòng)態(tài)誤差28-29
• 2.5 總結(jié)29-30
• 第三章 Pipeline ADC的設(shè)計(jì)與研究30-43
• 3.1 Pipeline ADC數(shù)字校正算法30-33
• 3.2 MDAC及其非理想因素33-35
• 3.2.1 記憶效應(yīng)34
• 3.2.2 級(jí)間串?dāng)_34-35
• 3.2.3 運(yùn)放共享開(kāi)關(guān)的電荷注入和時(shí)鐘饋通35
• 3.3 雙輸入開(kāi)關(guān)內(nèi)置運(yùn)放共享MDAC35-37
• 3.3.1 雙輸入開(kāi)關(guān)內(nèi)置運(yùn)放共享MDAC架構(gòu)35-36
• 3.3.2 運(yùn)放偏置電路36-37
• 3.3.3 共模反饋電路37
• 3.4 電路整體架構(gòu)37-38
• 3.5 電路仿真結(jié)果38-39
• 3.6 電路版圖39-40
• 3.7 電路的測(cè)試結(jié)果40-42
• 3.7.1 電路測(cè)試環(huán)境40-41
• 3.7.2 Pipeline ADC測(cè)試結(jié)果41-42
• 3.8 總結(jié)42-43
• 第四章 SAR ADC的設(shè)計(jì)與研究43-57
• 4.1 改進(jìn)型MCS算法43-49
• 4.1.1 改進(jìn)型MCS算法的工作原理46
• 4.1.2 改進(jìn)型MCS算法的開(kāi)關(guān)切換功耗46-49
• 4.2 10-bit SAR ADC設(shè)計(jì)與實(shí)現(xiàn)49-56
• 4.2.1 10-bit SAR ADC的整體架構(gòu)49-54
• 4.2.2 DAC陣列的單位電容54-55
• 4.2.3 SAR ADC開(kāi)關(guān)功耗55-56
• 4.3 總結(jié)56-57
• 第五章 SAR ADC的實(shí)現(xiàn)與仿真57-73
• 5.1 采樣保持電路設(shè)計(jì)57-62
• 5.1.1 NMOS開(kāi)關(guān)57-58
• 5.1.2 CMOS開(kāi)關(guān)58-59
• 5.1.3 柵壓自舉開(kāi)關(guān)59-61
• 5.1.4 采樣保持電路仿真61-62
• 5.2 SAR ADC數(shù)字校正算法62-66
• 5.3 動(dòng)態(tài)鎖存比較器66
• 5.4 SAR ADC控制邏輯66-68
• 5.4.1 SAR ADC控制邏輯67
• 5.4.2 SAR ADC仿真67-68
• 5.5 SAR ADC的輸出電路68-69
• 5.6 SAR ADC的整體仿真結(jié)果69-72
• 5.7 總結(jié)72-73
• 第六章 工作總結(jié)與未來(lái)工作展望73-75
• 6.1 工作總結(jié)73-74
• 6.2 未來(lái)工作展望74-75
• 參考文獻(xiàn)75-79
• 攻讀碩士學(xué)位期間的學(xué)術(shù)活動(dòng)及成果情況79

  本文關(guān)鍵詞：低功耗逐次逼近模擬數(shù)字轉(zhuǎn)換器的設(shè)計(jì)與研究，由筆耕文化傳播整理發(fā)布。

本文編號(hào)：261327