【摘要】：互補(bǔ)型金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semiconductor,CMOS)工藝具有高集成度、低功耗和低成本等優(yōu)點(diǎn),被廣泛應(yīng)用于集成電路設(shè)計(jì)領(lǐng)域。準(zhǔn)確的器件模型是電路仿真設(shè)計(jì)的基礎(chǔ)。隨著CMOS工藝的發(fā)展,晶體管應(yīng)用頻率已達(dá)到毫米波/太赫茲頻段,此時(shí)對(duì)晶體管模型的適用頻率提出了更高的要求。因此,太赫茲CMOS器件建模技術(shù)成為國內(nèi)外研究的熱點(diǎn)。本文主要研究了太赫茲頻段的MOSFET建模以及參數(shù)提取技術(shù)并提出了一種新型的超寬帶去嵌方法,主要研究?jī)?nèi)容如下:首先,本文基于MOSFET中的典型物理效應(yīng)建立了MOSFET小信號(hào)等效電路模型。同時(shí)為了表征晶體管S12和S21相位的非線性,考慮了襯底耦合效應(yīng),建立了新型襯底的小信號(hào)等效電路模型,并給出了相應(yīng)的參數(shù)提取方法。模型計(jì)算結(jié)果與實(shí)驗(yàn)測(cè)試數(shù)據(jù)吻合良好,從而驗(yàn)證了該方法的有效性。其次,設(shè)計(jì)了晶體管建模的測(cè)試版圖,其中包括了開路、短路去嵌結(jié)構(gòu)測(cè)試版圖以及晶體管測(cè)試版圖,用高頻結(jié)構(gòu)仿真器(High Frequence Structure Simulator,HFSS)對(duì)開路測(cè)試結(jié)構(gòu)與短路測(cè)試結(jié)構(gòu)進(jìn)行了仿真和驗(yàn)證,同時(shí)搭建了測(cè)試系統(tǒng),并在1-220 GHz頻段范圍內(nèi)進(jìn)行了測(cè)試。在此基礎(chǔ)上,本文基于物理原理與版圖結(jié)構(gòu)建立了焊盤、焊盤耦合以及互連線模型,提出了一種220 GHz包含焊盤的晶體管等效電路模型。該方法用基于物理原理的嵌入結(jié)構(gòu)模型將測(cè)試結(jié)構(gòu)帶來的寄生效應(yīng)進(jìn)行了描述,進(jìn)一步避免了開路短路去嵌法在太赫茲頻段出現(xiàn)的過去嵌以及欠去嵌的問題。模型計(jì)算結(jié)果與實(shí)驗(yàn)測(cè)試數(shù)據(jù)吻合良好,從而驗(yàn)證了該模型的有效性。最后,本文還提出了一種基于開路短路結(jié)構(gòu)的新型去嵌方法。該方法通過模型計(jì)算和測(cè)試結(jié)果相結(jié)合的方法來實(shí)現(xiàn)去嵌,相比直接通過測(cè)試結(jié)果進(jìn)行去嵌的方法,它不僅可以減少成本,而且可以實(shí)現(xiàn)超寬頻帶的去嵌。另外,本文將未去嵌數(shù)據(jù)、開路短路法去嵌數(shù)據(jù)以及基于本文所提出方法的去嵌數(shù)據(jù)進(jìn)行了對(duì)比,驗(yàn)證了本文提出的新型去嵌方法的有效性。本文工作是基于90nm CMOS工藝,聯(lián)合先進(jìn)設(shè)計(jì)系統(tǒng)(Advanced Design System,ADS)進(jìn)行模型的參數(shù)提取,仿真與驗(yàn)證。
【圖文】：

預(yù)測(cè)電路性能。因此，關(guān)于 CMOS 工藝的器件模型研廣泛關(guān)注。最初出現(xiàn)的就是傳統(tǒng)模型，它是通過微波大的數(shù)據(jù)庫，這也就導(dǎo)致使用該模型來預(yù)測(cè)電路性能以當(dāng)用這種方法來模擬高度集成的 CMOS 通信系統(tǒng)時(shí)成規(guī)模的增大，越發(fā)凸顯了這個(gè)問題。為了解決傳統(tǒng)越來越多的模型，如物理模型，等效電路模型等。但低頻段進(jìn)行設(shè)計(jì)的，因此隨著器件的工作頻率達(dá)到毫也將不再適用，此時(shí)急需建立有更高適用頻段的器件MOS 場(chǎng)效應(yīng)管的發(fā)展年，Julius E Lilienfeld 提出了 MOSFET 的概念，與此同理，并申請(qǐng)了專利[2]。但是由于當(dāng)時(shí)條件的限制，他只提有成功制作出 MOSFET。真正制作出 MOSFET 器件的 Atalla[3]。

電子科技大學(xué)碩士學(xué)位論文工藝具有很多的優(yōu)點(diǎn)，其中極其重要的就是它的高集成的集成電路不但可以節(jié)約成本，減小芯片面積，還能大關(guān)于集成度，有一個(gè)眾所周知的定律，那就是在 1965 登.摩爾(Gorden Moore)提出的摩爾定律，該定律是一個(gè)觀集成電路的集成度，即芯片上晶體管的數(shù)目，每年翻一展，該定律被修正為每?jī)赡攴环�，，如圖 1-1 所示。成電路的集成度，不但可以節(jié)約成本，減小芯片面積，，對(duì)于電路設(shè)計(jì)者有著非常重要的意義。目前，國際上集成電路的集成度，那就是通過縮小晶體管尤其是 MOS片面積上，L 減小為原來的二分之一，上面的晶體管數(shù)目地提高了電路的集成度[6]。如圖 1-2 所示，橫坐標(biāo)為年份可知，隨著時(shí)間的發(fā)展，柵長(zhǎng)變得越來越小，甚至在五。
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2017
【分類號(hào)】：TN386.1

【參考文獻(xiàn)】

相關(guān)期刊論文 前3條

1 黃斌;魏強(qiáng);楊克勇;矣峻嶺;;矢量網(wǎng)絡(luò)分析儀十二項(xiàng)誤差校正模型理論推導(dǎo)[J];電子工業(yè)專用設(shè)備;2009年09期

2 唐宗魁;張佩葉;;矢量網(wǎng)絡(luò)分析儀的測(cè)量精度[J];科技信息(科學(xué)教研);2008年20期

3 陳婷;楊春濤;陳云梅;張國華;;TRL校準(zhǔn)方法原理及應(yīng)用[J];計(jì)量技術(shù);2007年07期

相關(guān)博士學(xué)位論文 前1條

1 程加力;射頻微波MOS器件參數(shù)提取與建模技術(shù)研究[D];華東師范大學(xué);2012年

相關(guān)碩士學(xué)位論文 前4條

1 孟茜倩;深亞微米MOSFET建模技術(shù)研究[D];華東師范大學(xué);2012年

2 劉秉濤;基于BSIM4的SMIC 0.13um工藝RF MOSFET建模[D];杭州電子科技大學(xué);2011年

3 池毓宋;0.13μm CMOS工藝射頻MOS場(chǎng)效應(yīng)管建模[D];東南大學(xué);2006年

4 武占宇;多端口矢量網(wǎng)絡(luò)分析儀誤差模型和校準(zhǔn)技術(shù)研究[D];電子科技大學(xué);2006年

本文編號(hào)：2560355