【摘要】：為了提高電路系統(tǒng)在高電壓、強(qiáng)電磁等復(fù)雜電磁環(huán)境中的容錯(cuò)抗擾能力,有效降低故障率,增強(qiáng)系統(tǒng)的魯棒性,提出了一種特征映射和異構(gòu)評(píng)估相結(jié)合的電路冗余容錯(cuò)設(shè)計(jì)方法。該方法基于硬件演化設(shè)計(jì)思路,結(jié)合了神經(jīng)網(wǎng)絡(luò)特征映射算法,通過(guò)分析演化得到優(yōu)秀個(gè)體電路特征,并輸入到神經(jīng)網(wǎng)絡(luò)進(jìn)行映射聚類學(xué)習(xí),然后通過(guò)聚類得到幾類不同子電路的組集;設(shè)計(jì)了異構(gòu)電路評(píng)估選擇策略,研究了類間的異構(gòu)度相關(guān)性,并在異構(gòu)度大的類中選擇最佳電路個(gè)體,作為子模塊構(gòu)建冗余電路系統(tǒng)。研究結(jié)果表明:構(gòu)建的新系統(tǒng)在受擾或局部損傷的情況下,仍能保持較高的穩(wěn)定性和容錯(cuò)能力;在單點(diǎn)短路、單點(diǎn)斷路和隨機(jī)故障仿真實(shí)驗(yàn)中,所設(shè)計(jì)的新異構(gòu)冗余系統(tǒng)的最佳無(wú)故障率為92.5%,系統(tǒng)的平均無(wú)故障率為90.5%,比隨機(jī)的冗余電路系統(tǒng)平均無(wú)故障率提高了6.5%,比同構(gòu)冗余電路系統(tǒng)平均無(wú)故障率提高了26.5%,實(shí)驗(yàn)證明異構(gòu)度高的冗余電路系統(tǒng)具有更好的容錯(cuò)抗擾能力和可靠性。研究結(jié)果為復(fù)雜電磁環(huán)境下魯棒電路的研究提供了一種新的解決思路。
【圖文】：

閱?的泛化性。本文基于個(gè)體電路特征映射聚類算法和電路間異構(gòu)評(píng)估選擇策略，構(gòu)建了容錯(cuò)抗擾能力更強(qiáng)的異構(gòu)冗余系統(tǒng)，并對(duì)系統(tǒng)在單點(diǎn)短路、斷路及多點(diǎn)故障狀況下的容錯(cuò)性能進(jìn)行了仿真實(shí)驗(yàn)。1異構(gòu)冗余容錯(cuò)原理演化算法的全局搜索能力保證電路在演化過(guò)程中獲得多個(gè)不同結(jié)構(gòu)的優(yōu)秀個(gè)體電路，是進(jìn)行異構(gòu)冗余設(shè)計(jì)的基矗異構(gòu)冗余電路系統(tǒng)是由多個(gè)不同子電路冗余構(gòu)成的系統(tǒng)，系統(tǒng)中只要大多數(shù)個(gè)子電路可以實(shí)現(xiàn)電路功能，那么即使其他冗余電路不能正常工作，整個(gè)系統(tǒng)也能實(shí)現(xiàn)相對(duì)應(yīng)的功能。本文所采用異構(gòu)冗余系統(tǒng)模型如圖1所示。在該模型中，3個(gè)子模塊電路輸出均為n0位，共3n0位作為表決器的輸入，表決器對(duì)每1位進(jìn)行3輸入1輸出的表決，表決器的輸出為n0位。表1為不同故障位情況下，系統(tǒng)的表決結(jié)果對(duì)比情況。表1中，a組為3個(gè)電路模塊每位輸出均為正確值000…01；b組為第3個(gè)模塊在第1位輸出為錯(cuò)誤，而由于前2個(gè)模塊的相同位輸出正確，所以表決器選擇0輸出正確；c組發(fā)生2個(gè)位的錯(cuò)誤輸出，但是不在同1個(gè)位置上，所以表決器經(jīng)過(guò)表決，系統(tǒng)輸出仍為正確值；d組中2個(gè)位錯(cuò)誤發(fā)生在同1位，表決器無(wú)法輸出正確值，因此d組是圖1冗余系統(tǒng)模型Fig.1Redundantsystemmodel表1不同故障位情況下表決結(jié)果Table1Votingresultsunderdifferentfaultconditions系統(tǒng)組件a組b組c組d組模塊1000…01000…01010…01100…01模塊2000…01000…01000…01000…01模塊3000…01100…01100…01100…01位表決器000…01000…01000…01100…01表決結(jié)果正確正確正確錯(cuò)誤

化，設(shè)計(jì)模擬3×2數(shù)字電路乘法器的生成，合理設(shè)計(jì)電路編碼方案和演化算子，利用遺傳算法中種群多樣性的特點(diǎn)，產(chǎn)生不同結(jié)構(gòu)的優(yōu)秀個(gè)體電路，作為神經(jīng)網(wǎng)絡(luò)的輸入候選項(xiàng)。2.1遺傳算法設(shè)計(jì)遺傳算法是電路演化的一種基本算法，演化算法是仿照生物體繁衍現(xiàn)象，利用生物遺傳特性和操作規(guī)則設(shè)計(jì)的一種仿生算法，適合應(yīng)用于無(wú)規(guī)則、大數(shù)據(jù)量、可變性高的場(chǎng)合，，對(duì)于數(shù)字演化電路設(shè)計(jì)有很多成功案例[19-21]。遺傳算法演化參數(shù)的設(shè)計(jì)如表2所示。2.2演化流程設(shè)計(jì)在演化過(guò)程中，首先確定初始電路的演化模型及編碼方案。圖2為演化的流程圖。本文采取實(shí)數(shù)線性可變長(zhǎng)基因編碼方案，對(duì)3×2數(shù)字電路乘法器進(jìn)行種群初始化操作。每個(gè)元件由3位組成，分別代表元件類型、元件值和元件連接方式，個(gè)體最多元件個(gè)數(shù)為20，可變長(zhǎng)基因編碼可產(chǎn)生更多不同的解，從而擴(kuò)大電路的尋優(yōu)范圍，體現(xiàn)了種群演化的多樣性，更有利于找到異構(gòu)電路；根據(jù)編碼方案初始化父代染色體電路，初始化種群為10個(gè)；對(duì)染色體按照一定的比率進(jìn)行演化算子操作，本實(shí)驗(yàn)按照10%的變異率進(jìn)行位變異操作，40%的交叉概率進(jìn)行隨機(jī)非對(duì)稱單點(diǎn)交叉，50%的選擇概率進(jìn)行個(gè)體遺傳選擇操作。按照解碼方法將染色體轉(zhuǎn)換成電路并對(duì)電路進(jìn)行仿真測(cè)試，根據(jù)適應(yīng)度函數(shù)進(jìn)行個(gè)體適應(yīng)度計(jì)算，并根據(jù)個(gè)體適應(yīng)度值對(duì)電路個(gè)體進(jìn)行排序，然后按照一定的保留比例選擇進(jìn)入下一代繼續(xù)循環(huán)遺傳操作。電路演化是基于標(biāo)準(zhǔn)胚胎電路模型的，如圖3所示。其中，Us是交流電源，R1和R2是胚胎原電阻，V是測(cè)試電表。電路編碼采用線性編碼方案，按照電路中電流的順序進(jìn)行編碼。編碼表現(xiàn)形式為線性染色體，染色體結(jié)構(gòu)如圖4所示。在電路演化過(guò)程中，設(shè)定種群電路個(gè)體的遺傳基因染色體為n′位，3位1?
【作者單位】： 河北科技大學(xué)信息科學(xué)與工程學(xué)院 軍械工程學(xué)院靜電與電磁防護(hù)研究所
【基金】：國(guó)家重點(diǎn)實(shí)驗(yàn)室基金(9140C870404150C87379) 河北省自然科學(xué)基金(F2014208113)~~
【分類號(hào)】：TN402

【參考文獻(xiàn)】

相關(guān)期刊論文 前2條

1 樊高輝;劉尚合;魏明;胡小鋒;;基于神經(jīng)網(wǎng)絡(luò)曲線擬合的電暈電流數(shù)學(xué)模型研究[J];高電壓技術(shù);2015年03期

2 王友仁;黃媛媛;馮冉;張砦;;基于矩陣編碼的量子可逆邏輯電路進(jìn)化設(shè)計(jì)方法[J];電子學(xué)報(bào);2011年11期

相關(guān)博士學(xué)位論文 前2條

1 劉名果;模擬電路演化設(shè)計(jì)與負(fù)相關(guān)演化容錯(cuò)方法研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2012年

2 林勇;基于進(jìn)化型硬件的容錯(cuò)方法研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2007年

相關(guān)碩士學(xué)位論文 前1條

1 高桂軍;數(shù)字電路多目標(biāo)在線進(jìn)化及異構(gòu)容錯(cuò)系統(tǒng)設(shè)計(jì)[D];南京航空航天大學(xué);2008年

【共引文獻(xiàn)】

相關(guān)期刊論文 前5條

1 鮑治國(guó);吳偉;;一種改進(jìn)的遺傳算法在數(shù)字電路優(yōu)化設(shè)計(jì)中的應(yīng)用研究[J];電子制作;2015年23期

2 吳會(huì)叢;王金澤;劉春草;高金金;;基于自適應(yīng)HereBoy算法的電路進(jìn)化設(shè)計(jì)實(shí)驗(yàn)研究[J];河北科技大學(xué)學(xué)報(bào);2015年03期

3 劉帥;解光軍;張永強(qiáng);項(xiàng)云龍;呂洪君;;基于改進(jìn)五輸入擇多門的QCA全加器設(shè)計(jì)及應(yīng)用[J];電子學(xué)報(bào);2015年02期

4 王友仁;沈先坤;周影輝;;基于可逆觸發(fā)器的可逆移位寄存器設(shè)計(jì)方法[J];南京航空航天大學(xué)學(xué)報(bào);2014年04期

5 王友仁;沈先坤;周影輝;;基于KFDD的可逆邏輯電路綜合設(shè)計(jì)方法[J];電子學(xué)報(bào);2014年05期

相關(guān)博士學(xué)位論文 前5條

1 王南天;胚胎型仿生自修復(fù)硬件設(shè)計(jì)關(guān)鍵技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2016年

2 張砦;面向數(shù)字系統(tǒng)芯片級(jí)自修復(fù)的胚胎硬件關(guān)鍵技術(shù)研究[D];南京航空航天大學(xué);2016年

3 張開(kāi)鋒;數(shù)字演化硬件與容錯(cuò)技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2014年

4 張建政;并聯(lián)六維運(yùn)動(dòng)重載動(dòng)態(tài)模擬器機(jī)構(gòu)設(shè)計(jì)與性能研究[D];上海交通大學(xué);2012年

5 李知方;組合邏輯電路和多態(tài)邏輯電路設(shè)計(jì)算法研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2011年

相關(guān)碩士學(xué)位論文 前2條

1 陳芹芹;數(shù)字系統(tǒng)在線自主演化方法研究[D];南京航空航天大學(xué);2014年

2 周克城;基于FPGA的組合邏輯電路自動(dòng)合成的硬件實(shí)現(xiàn)[D];武漢科技大學(xué);2011年

【二級(jí)參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 劉云鵬;周國(guó)楊;律方成;朱雷;李sズ

本文編號(hào)：2546149