發(fā)布時(shí)間：2019-05-10 17:45

【摘要】：針對(duì)混合型魚(yú)骨平衡樹(shù)(FBT)時(shí)鐘結(jié)構(gòu)的優(yōu)缺點(diǎn),結(jié)合宏單元的特性,提出了一種針對(duì)觸發(fā)器與宏單元共存的改進(jìn)型FBT時(shí)鐘樹(shù)結(jié)構(gòu),并總結(jié)出一種快速實(shí)現(xiàn)該時(shí)鐘樹(shù)的方法。在相同條件下,采用該方法實(shí)現(xiàn)的時(shí)鐘樹(shù)結(jié)構(gòu)與二叉樹(shù)型、魚(yú)骨型時(shí)鐘結(jié)構(gòu)和傳統(tǒng)的FBT時(shí)鐘樹(shù)結(jié)構(gòu)進(jìn)行比較,結(jié)果顯示:魚(yú)骨型時(shí)鐘結(jié)構(gòu)的時(shí)序質(zhì)量最差;改進(jìn)型FBT時(shí)鐘樹(shù)比二叉樹(shù)型時(shí)鐘樹(shù)減少了15%的時(shí)鐘延時(shí)和35%的時(shí)鐘偏差,且整個(gè)過(guò)程的實(shí)現(xiàn)時(shí)間是傳統(tǒng)FBT時(shí)鐘樹(shù)的30%。
[Abstract]:According to the advantages and disadvantages of hybrid fish bone balance tree (FBT) clock structure, combined with the characteristics of macro unit, an improved FBT clock tree structure for the coexistence of flip-flop and macro unit is proposed, and a fast implementation method of the clock tree is summarized. Under the same conditions, the clock tree structure realized by this method is compared with the binary tree structure, the fish bone clock structure and the traditional FBT clock tree structure. The results show that the timing quality of the fish bone clock structure is the worst. Compared with the binary tree clock tree, the improved FBT clock tree reduces the clock delay by 15% and the clock deviation by 35%, and the implementation time of the whole process is 30% of that of the traditional FBT clock tree.
【作者單位】： 北京大學(xué)軟件與微電子學(xué)院;
【分類號(hào)】：TN402

【參考文獻(xiàn)】

相關(guān)期刊論文 前5條

1 張玲;王澧;;百萬(wàn)門系統(tǒng)級(jí)芯片的時(shí)鐘樹(shù)設(shè)計(jì)[J];電子與封裝;2014年12期

2 崔茜;于忠臣;;多時(shí)鐘源分割方法在時(shí)鐘樹(shù)綜合中的應(yīng)用[J];中國(guó)集成電路;2014年06期

3 陳菲菲;王振宇;嚴(yán)偉;;魚(yú)骨型時(shí)鐘結(jié)構(gòu)的快速實(shí)現(xiàn)方法[J];微電子學(xué)與計(jì)算機(jī);2014年02期

4 張巖;楊銀堂;;一種新型分布式互連線功耗優(yōu)化模型[J];西安電子科技大學(xué)學(xué)報(bào);2014年04期

5 童瓊;張曉林;蘇琳琳;張帥;杜龍軍;;雙頻雙系統(tǒng)導(dǎo)航芯片的時(shí)鐘樹(shù)分析和設(shè)計(jì)[J];微電子學(xué);2011年02期

【共引文獻(xiàn)】

相關(guān)期刊論文 前5條

1 嚴(yán)偉;范光宇;朱兆偉;鄭永力;;一種改進(jìn)型FBT時(shí)鐘樹(shù)結(jié)構(gòu)[J];微電子學(xué);2017年01期

2 楊賀;嚴(yán)偉;;點(diǎn)接魚(yú)骨型時(shí)鐘網(wǎng)路設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2016年07期

3 覃曉瑩;鄭湘南;王政集;粟濤;;多模式多時(shí)鐘域芯片的物理設(shè)計(jì)方法[J];中山大學(xué)學(xué)報(bào)(自然科學(xué)版);2015年03期

4 唐偉童;汪鵬君;王謙;;一種CNFET的多位三值比較器設(shè)計(jì)[J];西安電子科技大學(xué)學(xué)報(bào);2016年01期

5 劉楊;謝亮;聶拓;王龍生;金湘亮;;一種數(shù)�；旌闲酒袛�(shù)字電路的時(shí)序收斂方案[J];固體電子學(xué)研究與進(jìn)展;2013年04期

【二級(jí)參考文獻(xiàn)】

相關(guān)期刊論文 前5條

1 鄧堯之;萬(wàn)培元;劉世勛;林平分;;一種高效時(shí)鐘樹(shù)綜合實(shí)現(xiàn)方法[J];半導(dǎo)體技術(shù);2012年03期

2 朱樟明;鐘波;楊銀堂;;基于RLC π型等效模型的互連網(wǎng)絡(luò)精確焦耳熱功耗計(jì)算[J];物理學(xué)報(bào);2010年07期

3 千路;林平分;;ASIC后端設(shè)計(jì)中的時(shí)鐘偏移以及時(shí)鐘樹(shù)綜合[J];半導(dǎo)體技術(shù);2008年06期

4 殷瑞祥,郭昒,陳敏;同步數(shù)字集成電路設(shè)計(jì)中的時(shí)鐘樹(shù)分析[J];華南理工大學(xué)學(xué)報(bào)(自然科學(xué)版);2005年06期

5 劉西奎,李艷;基于Elmore模型的Steiner樹(shù)問(wèn)題的求解[J];系統(tǒng)工程與電子技術(shù);2003年12期

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 林曉;于忠臣;;時(shí)鐘樹(shù)綜合中的有效時(shí)鐘偏移[J];電子元器件應(yīng)用;2010年12期

2 林曉;于忠臣;;時(shí)鐘樹(shù)綜合中的有效時(shí)鐘偏移[J];空間電子技術(shù);2011年01期

3 柯烈金;吳秀龍;徐太龍;;時(shí)鐘樹(shù)性能的研究及改進(jìn)方法[J];電腦知識(shí)與技術(shù);2011年16期

4 李芝燕,嚴(yán)曉浪;高速多級(jí)時(shí)鐘網(wǎng)布線[J];半導(dǎo)體學(xué)報(bào);2000年03期

5 鄧博仁,王金城,金西;基于深亞微米下時(shí)鐘樹(shù)算法優(yōu)化的研究[J];半導(dǎo)體技術(shù);2005年10期

6 江立強(qiáng),陳朝陽(yáng),沈緒榜,鄭兆青;一種有效的多時(shí)鐘網(wǎng)絡(luò)時(shí)鐘樹(shù)綜合方案[J];計(jì)算機(jī)與數(shù)字工程;2005年11期

7 王永清;王禮生;;ASIC設(shè)計(jì)流程和方法[J];中國(guó)集成電路;2005年12期

8 ;安森美半導(dǎo)體完整時(shí)鐘解決方案滿足時(shí)鐘市場(chǎng)更高要求[J];中國(guó)集成電路;2008年11期

9 王兵;彭瑞華;傅育熙;;前后端協(xié)同的時(shí)鐘樹(shù)設(shè)計(jì)方法[J];計(jì)算機(jī)工程;2008年12期

10 黃惠萍;陸偉成;付強(qiáng);趙文慶;;基于延遲合并嵌入的帶障礙的時(shí)鐘樹(shù)布線算法[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào);2008年06期

相關(guān)會(huì)議論文 前4條

1 劉戰(zhàn)濤;趙振宇;張民選;楊朱黎;張國(guó)強(qiáng);;時(shí)鐘樹(shù)優(yōu)化方法研究[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

2 曾艷飛;張民選;趙振宇;;魚(yú)骨型時(shí)鐘結(jié)構(gòu)的設(shè)計(jì)與實(shí)現(xiàn)[A];第十六屆計(jì)算機(jī)工程與工藝年會(huì)暨第二屆微處理器技術(shù)論壇論文集[C];2012年

3 楊正強(qiáng);趙振宇;衣曉飛;宋衛(wèi)衛(wèi);陳安安;;基于EDI的混合型時(shí)鐘設(shè)計(jì)[A];第十六屆計(jì)算機(jī)工程與工藝年會(huì)暨第二屆微處理器技術(shù)論壇論文集[C];2012年

4 宋衛(wèi)衛(wèi);馬馳遠(yuǎn);趙振宇;楊正強(qiáng);陳安安;;40nm工藝下精確時(shí)鐘借用方法的研究[A];第十六屆計(jì)算機(jī)工程與工藝年會(huì)暨第二屆微處理器技術(shù)論壇論文集[C];2012年

相關(guān)博士學(xué)位論文 前3條

1 蔡懿慈;極大規(guī)模集成電路全局互連線設(shè)計(jì)與優(yōu)化算法研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2007年

2 史江義;基于IP核的SOC設(shè)計(jì)關(guān)鍵技術(shù)研究[D];西安電子科技大學(xué);2007年

3 何小威;基于片上天線的高頻全局時(shí)鐘無(wú)線分布關(guān)鍵技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

相關(guān)碩士學(xué)位論文 前10條

1 何海昌;基于時(shí)鐘偏斜調(diào)度的VLSI時(shí)序優(yōu)化方法研究[D];電子科技大學(xué);2015年

2 駱禮廳;基于SOC Encounter的ASIC芯片后端設(shè)計(jì)研究[D];西安電子科技大學(xué);2014年

3 張婷婷;ASIC后端設(shè)計(jì)中的時(shí)鐘樹(shù)綜合優(yōu)化研究[D];湘潭大學(xué);2015年

4 龐佳軍;低電壓時(shí)鐘樹(shù)結(jié)構(gòu)的研究與實(shí)現(xiàn)[D];東南大學(xué);2015年

5 任力爭(zhēng);基于數(shù)據(jù)驅(qū)動(dòng)的時(shí)鐘門控技術(shù)的物理實(shí)現(xiàn)[D];東南大學(xué);2016年

6 徐亮;低電壓抗工藝波動(dòng)時(shí)鐘樹(shù)的設(shè)計(jì)及實(shí)現(xiàn)[D];東南大學(xué);2016年

7 童思原;低功耗藍(lán)牙4.0鏈路層的硬件設(shè)計(jì)[D];東南大學(xué);2016年

8 嚴(yán)石;面向DSP的時(shí)鐘門控技術(shù)的優(yōu)化與設(shè)計(jì)[D];東南大學(xué);2016年

9 符仕聰;基于寄存器聚類的低功耗DDR PHY時(shí)鐘樹(shù)設(shè)計(jì)[D];東南大學(xué);2016年

10 張衍奎;高性能芯片時(shí)鐘樹(shù)的物理設(shè)計(jì)與實(shí)現(xiàn)[D];大連理工大學(xué);2015年

，

本文編號(hào)：2473874