【摘要】：隨著微電子工藝和技術的發(fā)展,高精度的模數(shù)轉換器(ADC)在民用市場和軍事領域的應用越來越廣泛。對于加速度傳感器而言,基于Sigma-Delta(ΣΔ)調制技術的數(shù)字閉環(huán)接口電路對器件失配的敏感度較低,易于和數(shù)字芯片集成,是實現(xiàn)高性能加速度計接口電路的有效途徑之一。作為加速度計接口電路中關鍵模塊的ΣΔ調制器是制約其性能的主要瓶頸之一。本文針對高性能加速度計接口電路的應用需求,完成高精度的ΣΔ調制器電路的研究和設計。本文首先比較了幾種低通ΣΔ調制器的特點,選擇了一種四階單環(huán)的全前饋結構作為本文的設計目標。該結構能夠減小積分器的輸出擺幅,不僅降低了整體功耗,還有利于減小系統(tǒng)的諧波失真。在Matlab的Simulink環(huán)境下對該系統(tǒng)建立非理想行為級模型,其中包含運放非理想模型、開關非理想模型、運放熱噪聲模型、KT/C噪聲模型等等。通過建模仿真優(yōu)化確定結構參數(shù)以及運放等模塊的設計參數(shù),為后級電路設計提供基礎�；谙到y(tǒng)的量化噪聲傳遞函數(shù)和量化器的準線性模型,利用根軌跡法對該高階系統(tǒng)的穩(wěn)定性進行分析。通過非理想行為級建模確定設計參數(shù)后,在Spectre下對該調制器進行模塊電路的設計,包括積分器、比較器、開關電容求和電路、時鐘產生電路、一位DAC電路等等。為了抑制偶次諧波失真和共模干擾,采用全差分結構進行電路設計。全差分運放的共模反饋環(huán)路采用開關電容電路實現(xiàn),降低共模反饋環(huán)路對輸出擺幅和運放直流增益的影響。采用斬波穩(wěn)定技術來降低第一級積分器運放1/f噪聲和失調對調制器輸出的影響�；跇藴实�0.5μm CMOS工藝進行整體仿真,調制器電路在1kHz帶寬內信噪比為102dB,與行為級建模仿真結果相近,系統(tǒng)的動態(tài)范圍約為105dB。完成了版圖的設計、后仿真驗證以及初步的測試工作。版圖的后仿真結果和電路仿真結果相接近。測試結果表明,在5V電源電壓下,采樣頻率為250kHz時,系統(tǒng)功耗為20mW。其中,不帶斬波技術的調制器電路信噪比為89dB,帶斬波技術的調制器電路信噪比達到99dB,驗證了斬波技術原理的正確性,完成了預期的設計目標。
[Abstract]:With the development of microelectronic technology, high precision ADC (ADC) is widely used in civil market and military field. For the acceleration sensor, the digital closed-loop interface circuit based on Sigma-Delta (危 螖) modulation technology is less sensitive to device mismatch and easy to integrate with digital chip. It is one of the effective ways to realize the interface circuit of high performance accelerometer. 危 螖 modulator, which is the key module of accelerometer interface circuit, is one of the main bottlenecks to its performance. In order to meet the application requirement of high performance accelerometer interface circuit, the high precision 危 螖 modulator circuit is studied and designed in this paper. In this paper, the characteristics of several low-pass 危 螖 modulators are compared, and a four-order single-ring full-feedforward structure is chosen as the design objective of this paper. The structure can reduce the output swing of the integrator, which not only reduces the overall power consumption, but also helps to reduce the harmonic distortion of the system. In the Simulink environment of Matlab, the non-ideal behavioral level model of the system is established, which includes the non-ideal model of operational amplifier, the non-ideal model of switch, the noise model of operational heat release, the model of KT/C noise and so on. The structural parameters and the design parameters of the operational amplifier module are optimized by modeling and simulation, which provides the basis for the design of the lower stage circuit. Based on the quantization noise transfer function of the system and the quasilinear model of the quantizer, the stability of the high-order system is analyzed by the root locus method. After the design parameters are determined by non-ideal behavior level modeling, the modulator is designed under Spectre, including integrator, comparator, switched-capacitor summation circuit, clock generation circuit, one-bit DAC circuit and so on. In order to suppress even harmonic distortion and common-mode interference, a fully differential circuit is designed. The common-mode feedback loop of fully differential operational amplifier is realized by switched capacitor circuit to reduce the effect of common-mode feedback loop on output swing and DC gain of operational amplifier. The chopper stabilization technique is used to reduce the effect of the 1- / f noise and misalignment of the first stage integrator on the output of the modulator. The whole simulation based on the standard 0.5 渭 m CMOS process shows that the signal-to-noise ratio of the modulator circuit is 102 dB in the 1kHz bandwidth, which is close to the simulation result of the behavioral level modeling. The dynamic range of the system is about 105 dB. Completed layout design, post-simulation verification and preliminary testing work. The post-simulation results of layout are close to those of circuit simulation. The test results show that the power consumption of the system is 20 MW when the sampling frequency is 250kHz. The signal-to-noise ratio of the modulator circuit without chopping technique is 89 dB, and the signal-to-noise ratio of the modulator circuit with chopper technology is 99dB, which verifies the correctness of chopping technology and accomplishes the expected design goal.
【學位授予單位】：齊齊哈爾大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TN761

【相似文獻】

相關期刊論文 前10條

1 于治會,王阿春;關于加速度計參數(shù)的選定(1)[J];傳感器世界;2000年11期

2 于治會,王阿春;關于加速度計參數(shù)的選定(下)[J];傳感器世界;2000年12期

3 劉宗林,吳學忠,李圣怡;叉指式微硅加速度計的參數(shù)化設計[J];微納電子技術;2003年Z1期

4 曾昭君,石進杰;一種抗大過載微型加速度計研究[J];微納電子技術;2003年Z1期

5 蔣玉齊,程迎軍,許薇,張鯤,李昕欣,羅樂;高量程MEMS加速度計封裝工藝研究[J];傳感器技術;2005年02期

6 ;3軸MEMS加速度計建立超低功耗標準[J];電子設計技術;2006年01期

7 徐夏;馬游春;翟成瑞;熊繼軍;;三維MEMS加速度計的性能測試方法與分析[J];微計算機信息;2007年05期

8 解磊;蘇偉;陳泉根;;微電容加速度計系統(tǒng)的設計[J];傳感器與微系統(tǒng);2007年11期

9 徐葉雷;方勇;;基于MEMS加速度計的車用自動呼救系統(tǒng)[J];傳感技術學報;2009年06期

10 宋麗君;秦永元;;微機電加速度計的六位置標定(英文)[J];傳感技術學報;2009年11期

相關會議論文 前10條

1 曹慧丹;沈昱明;賴際舟;;微硅加速度計標定及試驗研究[A];第六屆全國信息獲取與處理學術會議論文集（2）[C];2008年

2 索智群;喬東海;;力平衡模擬反饋電容加速度計的研究[A];2010’中國西部聲學學術交流會論文集[C];2010年

3 劉惠蘭;林恒;李莉;張春熹;;光學加速度計的技術及發(fā)展[A];慣性技術發(fā)展動能發(fā)展方向研討會論文集[C];2004年

4 劉惠蘭;林恒;李莉;張春熹;;光學加速度計的技術研究與發(fā)展[A];2004全國光學與光電子學學術研討會、2005全國光學與光電子學學術研討會、廣西光學學會成立20周年年會論文集[C];2005年

5 錢朋安;;一體化多維加速度計研究的若干問題分析[A];中國儀器儀表學會第九屆青年學術會議論文集[C];2007年

6 宋長福;嚴小軍;韓豐田;郭曉芳;馬高印;;硅微靜電懸浮加速度計關鍵技術研究[A];微機電慣性技術的發(fā)展現(xiàn)狀與趨勢——慣性技術發(fā)展動態(tài)發(fā)展方向研討會文集[C];2011年

7 李建飛;薛兵;張俊峰;朱小毅;王曉蕾;;應用于MEMS加速度計的小型恒溫系統(tǒng)的實現(xiàn)[A];中國地震學會第14次學術大會專題[C];2012年

8 周澤兵;祝竺;;靜電懸浮加速度計研究[A];中國地球物理2013——第二十六專題論文集[C];2013年

9 薛旭;李丹東;劉國文;萬蔡辛;張承亮;;MEMS加速度計工程樣機的研制[A];慣性技術發(fā)展動態(tài)發(fā)展方向研討會文集——新世紀慣性技術在國民經濟中的應用[C];2012年

10 張亮;陸秋海;;靜電懸浮式電容差分加速度計測量原理與動特性設計[A];第九屆全國振動理論及應用學術會議論文集[C];2007年

相關重要報紙文章 前4條

1 包秋紅;加速度計測試的加速者[N];中國航空報;2004年

2 唐新培;“黑黢俠”再顯神威[N];中國航天報;2012年

3 黃忠魁 付秀娟 本報記者 徐建華;“敏感精靈”助力嫦娥探月[N];中國質量報;2014年

4 唐新培;搬走“三座山” 促成“太空吻”[N];中國航天報;2011年

相關博士學位論文 前9條

1 蔣玉齊;高量程MEMS加速度計封裝研究[D];中國科學院研究生院（上海微系統(tǒng)與信息技術研究所）;2004年

2 楊杰;無陀螺捷聯(lián)慣導系統(tǒng)加速度計構型研究與誤差分析[D];哈爾濱工程大學;2011年

3 張習文;微小型加速度計的精密裝配及影響性能的因素研究[D];大連理工大學;2013年

4 黃添添;氣隙磁力表征型磁懸浮加速度計的關鍵技術研究[D];浙江大學;2015年

5 劉志平;無陀螺捷聯(lián)慣導系統(tǒng)若干關鍵技術研究[D];哈爾濱工程大學;2010年

6 李博;基于共振隧穿結構介觀壓阻效應的納機電加速度計研究[D];中北大學;2008年

7 劉力;慣性傳感器扭擺測試中地面振動和放電金絲的影響研究[D];華中科技大學;2012年

8 王世明;基于離心機的慣性儀表測試方法研究與誤差分析[D];哈爾濱工業(yè)大學;2014年

9 武慶雅;旋轉彈藥的慣性導航與解耦控制方法研究[D];北京理工大學;2015年

相關碩士學位論文 前10條

1 王世昌;基于角速率的加速度計陣列誤差系數(shù)標定方法的研究[D];中北大學;2009年

2 徐小麗;高過載條件下微型加速度計的動態(tài)分析[D];南京理工大學;2009年

3 黎淵;三軸高g加速度計的測試理論與實驗研究[D];國防科學技術大學;2008年

4 鮑路路;高g值加速度計及其檢測電路的設計[D];中國科學技術大學;2009年

5 高宇;捷聯(lián)系統(tǒng)中加速度計信息處理技術研究[D];哈爾濱工程大學;2010年

6 胡紅革;硅撓性伺服加速度計設計[D];電子科技大學;2002年

7 紀君寵;鈸式結構加速度計的研究與設計[D];北京大學;2008年

8 李永光;高精度加速度計標定與補償技術研究[D];哈爾濱工業(yè)大學;2011年

9 李園晴;懸絲支承加速度計溫度誤差建模及補償研究[D];上海交通大學;2011年

10 王巍;高精度加速度計測量系統(tǒng)的分析與設計[D];哈爾濱工程大學;2011年

，

本文編號：2314779