【摘要】：三維片上網(wǎng)絡(luò)(3D Network on Chip,3D NoC)層間采用硅通孔(Through Silicon Vias, TSV)互聯(lián)。受限于制造工藝,芯片成品率隨互聯(lián)TSV數(shù)目的增加急劇降低,這不僅影響芯片通訊可靠性,甚至對(duì)3D NoC技術(shù)適用度提出嚴(yán)峻考驗(yàn)。此外,芯片復(fù)雜度提高使得功耗問(wèn)題日益凸顯,過(guò)大的功耗導(dǎo)致芯片溫度急劇升高,嚴(yán)重影響芯片可靠性和性能,增加芯片面積和封裝成本。針對(duì)成品率問(wèn)題,本文提出一種容錯(cuò)機(jī)制,當(dāng)鏈路中部分TSV故障時(shí),確保通訊正常。針對(duì)功耗問(wèn)題,本文設(shè)計(jì)兩種低功耗編解碼電路來(lái)降低NoC功耗。本文主要工作如下：1.提出自適應(yīng)位寬重組機(jī)制根據(jù)故障通道中功能正常的TSV數(shù)目,實(shí)現(xiàn)傳輸數(shù)據(jù)位寬的自適應(yīng)重組,重組后的數(shù)據(jù)位寬與功能正常TSV數(shù)目一致,從而利用所有功能正常的TSV進(jìn)行層間通訊。其核心電路設(shè)計(jì)為可以單周期完成數(shù)據(jù)移位和加載且移位位寬可變的移位寄存器,用以降低數(shù)據(jù)位寬重組時(shí)的操作周期,提高位寬重組效率。本文所設(shè)計(jì)電路提高了芯片成品率,降低了由于引入容錯(cuò)電路帶來(lái)的傳輸延遲,其最大可以容忍(N-1/N)%的TSV故障率(N為TSV總數(shù)),相對(duì)已有容錯(cuò)方法,傳輸延遲最大可以降低49%。2.設(shè)計(jì)實(shí)現(xiàn)兩種低功耗編解碼電路針對(duì)互連線自翻轉(zhuǎn),采用翻轉(zhuǎn)編碼算法,引入分組編碼思想,將數(shù)據(jù)分成4組分別應(yīng)用編碼算法,達(dá)到一個(gè)較好的降低功耗效果。結(jié)合本項(xiàng)目中NoC所定義的數(shù)據(jù)包格式同時(shí)考慮到翻轉(zhuǎn)編碼算法對(duì)于連續(xù)數(shù)據(jù)表現(xiàn)較差的缺點(diǎn),引入格雷碼組成聯(lián)合編碼。針對(duì)相鄰互連線間的耦合翻轉(zhuǎn),采用E/O BI編碼算法,細(xì)分編碼算法步驟,同時(shí)引入選通時(shí)鐘,同一時(shí)刻只有一個(gè)模塊工作,從而有效降低功耗。實(shí)驗(yàn)結(jié)果表明,翻轉(zhuǎn)編碼降低了12.1%的NoC功耗,E/O BI編碼降低了13.7%的NoC功耗。
[Abstract]:Three-dimensional on-chip network (3 D Network on Chip,3D NoC) layers are interlinked by silicon through hole (Through Silicon Vias, TSV). Limited by the manufacturing process, the chip yield decreases sharply with the increase of the number of interconnected TSV, which not only affects the reliability of chip communication, but also puts forward a severe test to the applicability of 3D NoC technology. In addition, the increase of chip complexity makes the problem of power consumption increasingly prominent. Excessive power consumption leads to a sharp rise in chip temperature, which seriously affects the reliability and performance of the chip, and increases the chip area and packaging cost. In this paper, we propose a fault-tolerant mechanism to ensure the normal communication when some TSV faults occur in the link. Aiming at the problem of power consumption, this paper designs two low-power codec circuits to reduce NoC power consumption. The main work of this paper is as follows: 1. An adaptive bit width recombination mechanism is proposed to realize the adaptive recombination of the transmission bit width according to the number of TSV with normal function in the fault channel. The reconstructed data bit width is consistent with the normal number of TSV. Thus, all the normal functions of the TSV for interlayer communication. Its core circuit is designed as a shift register which can complete data shift and load in a single period and the shift bit width is variable to reduce the operation period of data bit width recombination and improve the efficiency of bit width recombination. The circuit designed in this paper improves the chip yield and reduces the transmission delay caused by the introduction of fault-tolerant circuits. The maximum TSV failure rate of (N-1N)% (N is the total number of TSV) can be tolerated. Compared with the existing fault-tolerant methods, the maximum transmission delay can be reduced by 49.2. The design and implementation of two low-power codec circuits for interconnection self-flipping, using the flipping coding algorithm, introducing the idea of block coding, the data are divided into four groups to apply the coding algorithm, to achieve a better power consumption reduction effect. Combined with the packet format defined by NoC in this project and taking into account the disadvantage of flipping coding algorithm for continuous data performance, the joint coding is composed of Graycode. In view of the coupling and flipping between adjacent interconnects, the E / O BI coding algorithm, the step of subdivision coding algorithm and the introduction of strobe clock are used to work with only one module at the same time, thus effectively reducing the power consumption. The experimental results show that the flip coding reduces NoC power consumption by 12.1%, and the E / O BI code reduces the NoC power consumption by 13.7%.
【學(xué)位授予單位】：合肥工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN47

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 楊敏華;谷建華;周興社;;片上網(wǎng)絡(luò)[J];微處理機(jī);2006年05期

2 鞠宏浩;顧華璽;尹小杰;;片上網(wǎng)絡(luò)中服務(wù)質(zhì)量的研究[J];計(jì)算機(jī)與現(xiàn)代化;2009年04期

3 劉炎華;劉靜;賴宗聲;;片上網(wǎng)絡(luò):新一代的片上系統(tǒng)結(jié)構(gòu)[J];電子與封裝;2011年05期

4 唐名華;;兩種綜合流量模式對(duì)片上網(wǎng)絡(luò)性能影響分析[J];廣東石油化工學(xué)院學(xué)報(bào);2011年04期

5 韋良芬;王勇;;片上網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)分析[J];吉首大學(xué)學(xué)報(bào)(自然科學(xué)版);2012年03期

6 王宏偉;陸俊林;佟冬;程旭;;層次化片上網(wǎng)絡(luò)結(jié)構(gòu)的簇生成算法[J];電子學(xué)報(bào);2007年05期

7 付方發(fā);張慶利;王進(jìn)祥;喻明艷;孫玉峰;;支持多種流量分布的片上網(wǎng)絡(luò)性能評(píng)估技術(shù)研究[J];哈爾濱工業(yè)大學(xué)學(xué)報(bào);2007年05期

8 王宏偉;陸俊林;佟冬;程旭;;層次化的片上網(wǎng)絡(luò)設(shè)計(jì)方法[J];北京大學(xué)學(xué)報(bào)(自然科學(xué)版);2007年05期

9 丁永文;劉建輝;;片上網(wǎng)絡(luò)體系結(jié)構(gòu)設(shè)計(jì)分析[J];科技信息(學(xué)術(shù)研究);2007年31期

10 周干民;;片上網(wǎng)絡(luò):下一代技術(shù)[J];商業(yè)文化(學(xué)術(shù)版);2007年06期

相關(guān)會(huì)議論文 前10條

1 白原;鄭焱;王紅;楊士元;;不規(guī)則結(jié)構(gòu)片上網(wǎng)絡(luò)的測(cè)試方法研究[A];第六屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2010年

2 王祺;吳寧;葛芬;;片上網(wǎng)絡(luò)仿真與性能評(píng)估[A];全國(guó)第19屆計(jì)算機(jī)技術(shù)與應(yīng)用（CACIS）學(xué)術(shù)會(huì)議論文集（上冊(cè)）[C];2008年

3 景乃鋒;毛志剛;;面向片上網(wǎng)絡(luò)的集成電路設(shè)計(jì)技術(shù)[A];第十屆中國(guó)科協(xié)年會(huì)信息化與社會(huì)發(fā)展學(xué)術(shù)討論會(huì)分會(huì)場(chǎng)論文集[C];2008年

4 付斌章;韓銀和;李華偉;李曉維;;面向高可靠片上網(wǎng)絡(luò)通信的低成本可重構(gòu)路由算法[A];第六屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2010年

5 齊樹(shù)波;蔣江;李晉文;張民選;;面向片上網(wǎng)絡(luò)的多播吞吐率和能量模型[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（B輯）[C];2011年

6 張熙敏;李晉文;肖立權(quán);;基于逃逸通道的片上網(wǎng)絡(luò)擁塞緩解技術(shù)[A];第十六屆計(jì)算機(jī)工程與工藝年會(huì)暨第二屆微處理器技術(shù)論壇論文集[C];2012年

7 歐陽(yáng)一鳴;朱兵;梁華國(guó);;一種用于片上網(wǎng)絡(luò)的自適應(yīng)路由算法[A];全國(guó)第19屆計(jì)算機(jī)技術(shù)與應(yīng)用（CACIS）學(xué)術(shù)會(huì)議論文集（上冊(cè)）[C];2008年

8 蘇琦;李玉柏;王堅(jiān);;用OPNET實(shí)現(xiàn)片上網(wǎng)絡(luò)仿真[A];2008年中國(guó)西部青年通信學(xué)術(shù)會(huì)議論文集[C];2008年

9 歐陽(yáng)一鳴;劉蓓;齊蕓;;三維片上網(wǎng)絡(luò)測(cè)試的時(shí)間優(yōu)化方法[A];第六屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2010年

10 彭�；�;尤志強(qiáng);鄺繼順;張大方;;一種基于BFT型拓?fù)浣Y(jié)構(gòu)片上網(wǎng)絡(luò)低費(fèi)用測(cè)試方法[A];第六屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2010年

相關(guān)重要報(bào)紙文章 前1條

1 清華大學(xué)微處理器與SOC 技術(shù)研究中心 陳磊 王驚雷 李兆麟 汪東升;片上網(wǎng)絡(luò)：解決CMP互連瓶頸[N];計(jì)算機(jī)世界;2005年

相關(guān)博士學(xué)位論文 前10條

1 王堅(jiān);片上網(wǎng)絡(luò)通信性能分析與優(yōu)化[D];電子科技大學(xué);2011年

2 樂(lè)千榿;基于智能算法的片上網(wǎng)絡(luò)布局優(yōu)化研究[D];電子科技大學(xué);2014年

3 秦明偉;片上網(wǎng)絡(luò)（NoC）業(yè)務(wù)量建模方法及應(yīng)用研究[D];電子科技大學(xué);2015年

4 周芳;片上網(wǎng)絡(luò)低功耗設(shè)計(jì)方法研究[D];南京航空航天大學(xué);2015年

5 楊鵬飛;高可靠片上網(wǎng)絡(luò)關(guān)鍵技術(shù)研究[D];西安電子科技大學(xué);2015年

6 王俊輝;高性能多核處理器的低功耗片上網(wǎng)絡(luò)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2015年

7 李寶亮;片上網(wǎng)絡(luò)結(jié)構(gòu)設(shè)計(jì)與性能分析關(guān)鍵技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2015年

8 馬立偉;專用片上網(wǎng)絡(luò)設(shè)計(jì)方法：通信建模、拓?fù)錁?gòu)造與自動(dòng)生成[D];清華大學(xué);2006年

9 趙建武;片上網(wǎng)絡(luò)系統(tǒng)可測(cè)試性設(shè)計(jì)及測(cè)試技術(shù)研究[D];電子科技大學(xué);2009年

10 王煒;面向大規(guī)模片上多處理器的片上網(wǎng)絡(luò)關(guān)鍵技術(shù)研究[D];清華大學(xué);2010年

相關(guān)碩士學(xué)位論文 前10條

1 王曉袁;片上網(wǎng)絡(luò)系統(tǒng)模型[D];西安電子科技大學(xué);2008年

2 付方發(fā);片上網(wǎng)絡(luò)性能評(píng)估平臺(tái)設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2007年

3 王祺;基于應(yīng)用的片上網(wǎng)絡(luò)設(shè)計(jì)與性能評(píng)估[D];南京航空航天大學(xué);2009年

4 劉華;片上網(wǎng)絡(luò)多播通信關(guān)鍵技術(shù)研究[D];武漢理工大學(xué);2011年

5 李慧;光片上網(wǎng)絡(luò)的可靠性研究[D];西安電子科技大學(xué);2013年

6 鐘陽(yáng);片上網(wǎng)絡(luò)功耗分析及其優(yōu)化策略研究[D];電子科技大學(xué);2014年

7 金燾;無(wú)線片上網(wǎng)絡(luò)研究綜述及對(duì)廣播和匯播通信的優(yōu)化研究[D];南京大學(xué);2013年

8 方志強(qiáng);異步2D-Torus片上網(wǎng)絡(luò)自適應(yīng)路由算研究與實(shí)現(xiàn)[D];東北大學(xué);2014年

9 范紹聰;異構(gòu)多核片上網(wǎng)絡(luò)的低功耗映射研究[D];廣東工業(yè)大學(xué);2016年

10 郭桂雨;基于片上網(wǎng)絡(luò)多核處理器設(shè)計(jì)與協(xié)同驗(yàn)證[D];北京交通大學(xué);2016年

，

本文編號(hào)：2283822