【摘要】：信號電遷移的問題在先進工藝節(jié)點越來越受到重視。通過一個基于16 nm TSMC工藝的SoC芯片,分析了Innovus和Voltus兩個工具在信號電遷移分析結果的差異。通過對成因的分析,解決了Innovus存在的問題,使得絕大多數(shù)信號電遷移問題在布局布線階段得到解決,大大縮短了后端設計收斂時間。
[Abstract]:The problem of signal electromigration has been paid more and more attention in advanced process nodes. Through a SoC chip based on 16 nm TSMC process, the difference between Innovus and Voltus in signal electromigration analysis is analyzed. Through the analysis of the cause of formation, the problem of Innovus is solved, and most of the signal electromigration problems are solved in the layout and wiring stage, and the convergence time of the back-end design is shortened greatly.
【作者單位】： 英偉達半導體科技(上海)有限公司北京分公司;
【分類號】：TN386

【相似文獻】

相關重要報紙文章 前5條

1 Cadence設計系統(tǒng)公司總裁兼首席執(zhí)行官 陳立武;順應工藝節(jié)點縮小趨勢 投資新設計方法學[N];中國電子報;2009年

2 ;繼續(xù)追求低成本、低功耗和小封裝[N];中國電子報;2011年

3 ;PLD產(chǎn)業(yè)市場持續(xù)擴大加速替代ASIC[N];中國電子報;2009年

4 本報記者 慕容素娟;Altera：20nm技術延續(xù)硅片融合承諾[N];中國電子報;2012年

5 ;FPGA的趨勢：降低成本和功耗[N];中國電子報;2011年

相關碩士學位論文 前1條

1 張仰輝;VLSI后端設計中針對CMP平坦度的DFM[D];大連理工大學;2010年

，

本文編號：2249880