【摘要】：針對半導體器件特征尺寸小、集成電路集成度和復雜度高導致的芯片測試功耗高、面積開銷和測試數(shù)據(jù)量大等問題,提出了一種帶廣播結(jié)構(gòu)的低功耗低成本內(nèi)建自測試的測試圖形生成方法,給出了硬件實現(xiàn)方式和測試方案。首先,該方法通過一個異或網(wǎng)絡將線性反饋移位寄存器(LFSR)結(jié)構(gòu)和Johnson計數(shù)器相結(jié)合,產(chǎn)生具有多維單輸入跳變(MSIC)特性的測試向量;然后,通過復用測試生成結(jié)構(gòu),廣播電路將測試向量擴展為能夠填充更多掃描鏈的基于廣播的多維單輸入跳變(BMSIC)測試圖形,從而減小了測試圖形生成電路的面積開銷;最后,以ISCAS’89系列中較大的5款電路為對象實驗,結(jié)果表明,與MSIC測試生成電路相比,BMSIC測試圖形生成方法可在確保低功耗高故障覆蓋率基礎上,減小50%左右的電路面積開銷。
[Abstract]:In order to solve the problems such as low characteristic size of semiconductor devices, high integration and complexity of integrated circuits, high chip test power consumption, large area overhead and large amount of test data, etc. A low power and low cost test graph generation method with broadcast architecture is proposed. The hardware implementation and test scheme are given. Firstly, the method combines the linear feedback shift register (LFSR) structure with the Johnson counter through an XOR network to generate the test vector with multi-dimensional single-input jump (MSIC), and then the structure is generated by multiplexing test. The broadcast circuit extends the test vector to a broadcast-based multi-dimensional single-input jump (BMSIC) test graph that can fill in more scan chains, thus reducing the area overhead of the test graph generation circuit. The experimental results of five larger circuits in ISCAS'89 series show that compared with the MSIC test generation circuit, the method can reduce the area overhead by about 50% on the basis of ensuring low power consumption and high fault coverage.
【作者單位】： 西安交通大學微電子學院;
【基金】：國家自然科學基金資助項目(61474093)
【分類號】：TN407

【相似文獻】

相關期刊論文 前10條

1 齊晶;史崢;林斌;羅凱升;;使用測試圖形法優(yōu)化亞分辨率輔助圖形[J];華東理工大學學報(自然科學版);2012年03期

2 ;一種測試圖形產(chǎn)生器的設計[J];廣東師院學報(自然科學版);1977年01期

3 張厚明;大規(guī)模集成電路測試圖形[J];微電子學與計算機;1982年02期

4 張國和;冀麗麗;張林林;雷紹充;梁峰;;一種低功耗測試圖形的生成方法[J];西安交通大學學報;2013年02期

5 雷紹充;梁峰;;運用賦值相異生成高效率測試圖形[J];西安交通大學學報;2007年02期

6 A.T.Sivaram;張驊;;分時模式(STM)-雙頻率測試的解決之道[J];中國集成電路;2003年09期

7 雷紹充,邵志標,梁峰;生成確定性測試圖形的內(nèi)建自測試方法[J];西安交通大學學報;2005年08期

8 華文玉,陳存禮;用改進的圖形結(jié)構(gòu)測量金屬/薄層半導體的接觸電阻率[J];半導體學報;1997年11期

9 曹磊;雷紹充;王震;梁峰;;一種易于線性壓縮的測試圖形生成方法[J];西安交通大學學報;2010年12期

10 劉新福,孫以材,劉東升,陳志永,張艷輝,王靜;無測試圖形薄層電阻測試儀及探針定位[J];半導體學報;2004年02期

相關會議論文 前2條

1 雷紹充;梁峰;張路文;王震;劉澤葉;;采用多維相似性的測試壓縮[A];第十四屆全國容錯計算學術會議(CFTC'2011)論文集[C];2011年

2 吳明行;韓銀和;李曉維;;連接EDA和ATE的雙向測試語言:STIL[A];第十屆全國容錯計算學術會議論文集[C];2003年

相關碩士學位論文 前2條

1 白英英;12英寸晶圓表面對銅電鍍工藝的影響[D];上海交通大學;2014年

2 齊晶;納米尺度下光學鄰近校正的預處理與后驗證研究[D];浙江大學;2012年

，

本文編號：2200875