本文選題：電路老化 + 時(shí)序錯(cuò)誤　； 參考：《計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào)》2017年07期

【摘要】：集成電路老化效應(yīng)會(huì)導(dǎo)致組合電路關(guān)鍵路徑時(shí)延增加,不滿足電路時(shí)序約束條件,從而引起時(shí)序錯(cuò)誤,使得電路功能失效.為此,提出一種基于預(yù)采樣的時(shí)序錯(cuò)誤檢測(cè)與自恢復(fù)方法,并設(shè)計(jì)了一個(gè)檢測(cè)與糾錯(cuò)結(jié)構(gòu).首先利用系統(tǒng)本身時(shí)鐘在時(shí)鐘有效沿前后構(gòu)建一個(gè)預(yù)采樣區(qū)間和一個(gè)檢測(cè)區(qū)間;然后在預(yù)采樣區(qū)間內(nèi)提前捕獲輸入信號(hào);最后在檢測(cè)區(qū)間內(nèi)進(jìn)行時(shí)序錯(cuò)誤檢測(cè),如果檢測(cè)電路發(fā)出報(bào)警信號(hào),電路將會(huì)進(jìn)行自糾錯(cuò).仿真結(jié)果表明,相比于其他的檢測(cè)結(jié)構(gòu),該結(jié)構(gòu)在檢測(cè)速度上平均提高了3.6倍;同時(shí)不需要調(diào)整時(shí)序,電路就可以實(shí)現(xiàn)自糾錯(cuò)與自恢復(fù),且不會(huì)降低電路的工作性能.
[Abstract]:The ageing effect of integrated circuits will lead to the increase of critical path delay in combinational circuits, which does not meet the timing constraints of the circuits, thus causing sequential errors and invalidation of circuit functions. For this reason, a time series error detection and self-recovery method based on presampling is proposed, and a detection and error correction structure is designed. First, the system clock is used to construct a presampling interval and a detection interval before and after the clock is valid; then, the input signal is captured in advance in the pre-sampling interval; finally, the timing error detection is carried out in the detection interval. If the detection circuit sends out an alarm signal, the circuit will self-correct the error. The simulation results show that the detection speed of the structure is 3.6 times higher than that of other detection structures, and the circuit can realize self-correction and self-recovery without adjusting the timing, and the performance of the circuit can not be reduced.
【作者單位】： 合肥工業(yè)大學(xué)電子科學(xué)與應(yīng)用物理學(xué)院;合肥工業(yè)大學(xué)數(shù)學(xué)學(xué)院;合肥工業(yè)大學(xué)計(jì)算機(jī)與信息學(xué)院;
【基金】：國(guó)家自然科學(xué)基金(61274036,61371025)
【分類(lèi)號(hào)】：TN407

【參考文獻(xiàn)】

相關(guān)期刊論文 前2條

1 邱吉冰;韓銀和;靳松;李曉維;;采用關(guān)鍵路徑漏電流變化分析的集成電路老化預(yù)測(cè)方法[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào);2015年02期

2 李華偉;;考慮時(shí)延偏差的數(shù)字電路時(shí)延測(cè)試綜述[J];集成技術(shù);2013年06期

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 王紅;成本茂;楊士元;邢建輝;;一種非同步時(shí)序電路的測(cè)試生成方案[J];電子科技大學(xué)學(xué)報(bào);2007年04期

2 趙賀;孫鳳茹;;同步時(shí)序電路設(shè)計(jì)中狀態(tài)化簡(jiǎn)方法探討[J];自動(dòng)化與儀器儀表;2010年05期

3 ;第六章 時(shí)序電路的分析與綜合[J];電子器件;1979年01期

4 屈延文;乏晰邊沿的時(shí)序電路模型[J];計(jì)算機(jī)學(xué)報(bào);1979年02期

5 林而立;用時(shí)序電路綜合法設(shè)計(jì)的電話禁止撥號(hào)電路[J];電子技術(shù)應(yīng)用;1995年04期

6 賈默伊;用矩陣方法分析同步時(shí)序電路[J];河北理工學(xué)院學(xué)報(bào);1996年02期

7 官洪民,張惠莉,匡軍,劉長(zhǎng)民,賈秀蘭;時(shí)序電路在多路檢控中的應(yīng)用[J];萊陽(yáng)農(nóng)學(xué)院學(xué)報(bào);2000年01期

8 蔣萬(wàn)君;循環(huán)時(shí)序電路的簡(jiǎn)便設(shè)計(jì)[J];機(jī)電一體化;2001年06期

9 佘強(qiáng),陳護(hù)勛;一種時(shí)序電路的測(cè)試生成算法[J];計(jì)算機(jī)與數(shù)字工程;2001年03期

10 王仲,官云戰(zhàn);同步時(shí)序電路故障可測(cè)性研究[J];貴州工業(yè)大學(xué)學(xué)報(bào)(自然科學(xué)版);2002年04期

相關(guān)會(huì)議論文 前10條

1 王仲;宮云戰(zhàn);;時(shí)序電路故障可測(cè)性分析[A];第十屆全國(guó)容錯(cuò)計(jì)算學(xué)術(shù)會(huì)議論文集[C];2003年

2 趙瑩;吳麗華;馬懷儉;;時(shí)序電路測(cè)試生成算法研究[A];第十八屆中國(guó)（天津）’2004IT、網(wǎng)絡(luò)、信息技術(shù)、電子、儀器儀表創(chuàng)新學(xué)術(shù)會(huì)議論文集[C];2004年

3 鄧元慶;;同步時(shí)序電路設(shè)計(jì)方法研究[A];電子高等教育學(xué)會(huì)2008年學(xué)術(shù)年會(huì)論文集[C];2008年

4 陳思成;魏道政;王仲;;時(shí)序電路測(cè)試中時(shí)間及測(cè)試序列識(shí)別問(wèn)題研究[A];中國(guó)圖象圖形科學(xué)技術(shù)新進(jìn)展——第九屆全國(guó)圖象圖形科技大會(huì)論文集[C];1998年

5 何新華;胡傳兵;蔣建平;;時(shí)序電路狀態(tài)測(cè)試與精簡(jiǎn)方法研究[A];首屆信息獲取與處理學(xué)術(shù)會(huì)議論文集[C];2003年

6 陳閩川;吳為民;邊計(jì)年;;基于可滿足性問(wèn)題求解的時(shí)序電路性質(zhì)檢驗(yàn)方法[A];第三屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2004年

7 李勝朝;張江鑫;;高速電路中時(shí)序問(wèn)題的分析與處理[A];2008年中國(guó)高校通信類(lèi)院系學(xué)術(shù)研討會(huì)論文集（上冊(cè)）[C];2009年

8 賀興華;肖山竹;張開(kāi)鋒;盧煥章;陸靜芳;;一種改進(jìn)型時(shí)序電路單粒子效應(yīng)容錯(cuò)設(shè)計(jì)[A];第十四屆全國(guó)信號(hào)處理學(xué)術(shù)年會(huì)(CCSP-2009)論文集[C];2009年

9 楊軍;葛海通;;基于BDD的時(shí)序電路等價(jià)性驗(yàn)證[A];第四屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2006年

10 郭苗苗;鄺繼順;;基于自反饋和LFSR的時(shí)序電路自測(cè)試研究[A];第十四屆全國(guó)容錯(cuò)計(jì)算學(xué)術(shù)會(huì)議(CFTC'2011)論文集[C];2011年

相關(guān)博士學(xué)位論文 前4條

1 王仲;時(shí)序電路測(cè)試產(chǎn)生中一些關(guān)鍵技術(shù)的研究[D];中國(guó)科學(xué)院研究生院（計(jì)算技術(shù)研究所）;1999年

2 許川佩;時(shí)序電路測(cè)試生成算法研究[D];西安電子科技大學(xué);2006年

3 李智;基于螞蟻算法的時(shí)序電路測(cè)試生成研究[D];電子科技大學(xué);2003年

4 丁敏;可滿足性問(wèn)題算法研究以及在時(shí)序電路等價(jià)驗(yàn)證中的應(yīng)用[D];復(fù)旦大學(xué);2005年

相關(guān)碩士學(xué)位論文 前10條

1 李新偉;抗輻射PWM DPS時(shí)序電路的研究[D];天津大學(xué);2014年

2 王瑞;部分實(shí)現(xiàn)時(shí)序電路的等價(jià)性驗(yàn)證[D];蘭州大學(xué);2008年

3 高秋紅;時(shí)序電路的功能驗(yàn)證方法和技術(shù)研究[D];北京交通大學(xué);2006年

4 胡紅明;時(shí)序電路專(zhuān)用測(cè)試系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];西北工業(yè)大學(xué);2005年

5 梅鳳娜;三值鐘控絕熱時(shí)序電路研究[D];寧波大學(xué);2012年

6 劉倩;基于并聯(lián)取小時(shí)鐘結(jié)構(gòu)的ECL時(shí)序電路設(shè)計(jì)研究[D];浙江大學(xué);2008年

7 姜維軍;BiCMOS時(shí)序電路設(shè)計(jì)[D];杭州師范大學(xué);2010年

8 鄭雪松;基于絕熱多米諾邏輯的多值時(shí)序電路研究[D];寧波大學(xué);2014年

9 黃雪維;SRAM時(shí)序信息提取技術(shù)研究[D];浙江大學(xué);2010年

10 陳思成;同步時(shí)序電路故障模擬系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];中國(guó)科學(xué)院研究生院（計(jì)算技術(shù)研究所）;1998年

，

本文編號(hào)：2117298