本文選題：雙重結(jié)構(gòu) + 直接數(shù)字合成　； 參考：《中國(guó)測(cè)試》2017年07期

【摘要】：直接數(shù)字合成(direct digital synthesizer,DDS)技術(shù)在輸出高頻信號(hào)時(shí)容易造成信號(hào)失真且雜散較大,限制其應(yīng)用領(lǐng)域。通過對(duì)DDS信號(hào)雜散的分析,提出一種具有雙重結(jié)構(gòu)的多通道任意波形發(fā)生器設(shè)計(jì)方案,在DDS波形發(fā)生器的基礎(chǔ)上增加數(shù)據(jù)順序輸出模塊以彌補(bǔ)DDS信號(hào)的不足。采用FPGA構(gòu)建DDS頻率合成器,間隔輸出波形數(shù)據(jù),實(shí)現(xiàn)DDS信號(hào)輸出;利用DDS頻率合成技術(shù)產(chǎn)生數(shù)據(jù)順序輸出模塊的數(shù)據(jù)輸出時(shí)鐘,通過改變數(shù)據(jù)輸出時(shí)鐘控制信號(hào)輸出頻率,最終達(dá)到信號(hào)輸出且頻率可調(diào)。實(shí)驗(yàn)表明:輸出頻率達(dá)到2 MHz時(shí)DDS已經(jīng)出現(xiàn)明顯失真,而順序輸出模塊則可以很好地還原實(shí)際波形,但DDS具有明顯的頻率調(diào)節(jié)優(yōu)勢(shì),兩者相互補(bǔ)充,具有較好的應(yīng)用價(jià)值。
[Abstract]:Direct digital synthesizer digital (DDS) technology is easy to cause signal distortion and stray when it outputs high frequency signal, which limits its application field. Based on the analysis of the spurious DDS signal, a design scheme of multi-channel arbitrary waveform generator with dual structure is proposed. The data sequential output module is added to the DDS waveform generator to make up for the deficiency of DDS signal. The DDS frequency synthesizer is constructed by FPGA, the waveform data is output at intervals, the DDS signal output is realized, the data output clock of the data sequence output module is generated by the DDS frequency synthesis technology, and the output frequency of the signal is controlled by changing the data output clock. Finally, the signal output is achieved and the frequency is adjustable. The experimental results show that the DDS has obvious distortion when the output frequency is up to 2 MHz, while the sequential output module can restore the actual waveform very well. However, DDS has obvious advantages of frequency regulation, and they complement each other and have good application value.
【作者單位】： 河南科技大學(xué)機(jī)電工程學(xué)院;洛陽銀杏科技有限公司;
【基金】：國(guó)家自然科學(xué)基金項(xiàng)目(51205108) 河南省高校重點(diǎn)科研基金項(xiàng)目(15A535001)
【分類號(hào)】：TN741

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 毛啊敏;王紅旗;萬各各;李林偉;;基于DDS的虛擬信號(hào)發(fā)生器LabVIEW程序設(shè)計(jì)[J];火力與指揮控制;2016年07期

2 彭海軍;;基于DDS的信號(hào)相位同步設(shè)計(jì)技術(shù)[J];國(guó)外電子測(cè)量技術(shù);2016年04期

3 王碩;馬永奎;高玉龍;張士偉;趙東來;;基于FPGA的改進(jìn)結(jié)構(gòu)的DDS設(shè)計(jì)與實(shí)現(xiàn)[J];電子技術(shù)應(yīng)用;2016年03期

4 付錢華;易淼;;DDS激勵(lì)PLL高性能頻率合成器設(shè)計(jì)[J];電子器件;2016年01期

5 衛(wèi)恒;王德功;劉揚(yáng);朱敏;;基于改進(jìn)DDS算法的任意信號(hào)發(fā)生器設(shè)計(jì)[J];電子技術(shù)應(yīng)用;2015年06期

6 張國(guó)光;;基于DDS的高精度多路信號(hào)發(fā)生系統(tǒng)研究[J];電子測(cè)量技術(shù);2014年04期

7 聶偉;饒金玲;;基于改進(jìn)型CORDIC算法和FPGA的DDS實(shí)現(xiàn)[J];電子技術(shù)應(yīng)用;2013年12期

8 白麗娜;周渭;趙桀;張清蘭;;一種和DDS結(jié)合的高分辨率頻率計(jì)設(shè)計(jì)[J];西安電子科技大學(xué)學(xué)報(bào);2012年04期

9 張海濤;苗圃;李珍;;DDS雜散抑制技術(shù)研究與仿真[J];計(jì)算機(jī)仿真;2011年02期

10 劉林;田進(jìn)軍;劉朝輝;;基于DDS和直接頻率合成技術(shù)的超寬帶捷變頻源設(shè)計(jì)與實(shí)現(xiàn)[J];兵工學(xué)報(bào);2010年12期

【共引文獻(xiàn)】

相關(guān)期刊論文 前10條

1 徐巧玉;李坤鵬;王軍委;;具有雙重結(jié)構(gòu)的多通道任意波形發(fā)生器設(shè)計(jì)[J];中國(guó)測(cè)試;2017年07期

2 杜勇;李光燦;廖海黔;;一種捷變頻寬帶微波頻率合成器的設(shè)計(jì)[J];電子科技;2017年07期

3 薛亮紅;劉之方;武康凱;李忠晶;周瑋;;變壓器繞組變形的掃頻短路阻抗法研究[J];國(guó)外電子測(cè)量技術(shù);2017年07期

4 楊春光;劉海成;邢敬娓;;DDS集成運(yùn)放測(cè)試儀研究與設(shè)計(jì)[J];黑龍江工程學(xué)院學(xué)報(bào);2017年03期

5 史振江;;公寓安全控制器的設(shè)計(jì)與FPGA實(shí)現(xiàn)[J];電子技術(shù)與軟件工程;2017年12期

6 李曉慧;成華強(qiáng);顧軍;;基于DDS的IQ正交調(diào)制電路設(shè)計(jì)與實(shí)現(xiàn)[J];電子質(zhì)量;2017年06期

7 祁雨;邢蘭昌;劉昌嶺;陳強(qiáng);劉樂樂;;基于虛擬儀器技術(shù)的阻抗分析儀設(shè)計(jì)與開發(fā)[J];電子測(cè)量技術(shù);2017年06期

8 史振江;鄭華;;基于數(shù)據(jù)融合技術(shù)的公寓安全監(jiān)控系統(tǒng)研究[J];數(shù)字技術(shù)與應(yīng)用;2017年06期

9 唐婷;;一種任意波形發(fā)生器的波形文件產(chǎn)生方法[J];電子設(shè)計(jì)工程;2017年08期

10 劉恒;李爽;;X波段線性調(diào)頻連續(xù)波雷達(dá)發(fā)射機(jī)的設(shè)計(jì)與實(shí)現(xiàn)[J];信息通信;2017年03期

【二級(jí)參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 朱衛(wèi)華;劉國(guó)穩(wěn);李月華;;基于TM4C123G微處理器的寬量程全自動(dòng)電容測(cè)量?jī)x設(shè)計(jì)[J];國(guó)外電子測(cè)量技術(shù);2015年07期

2 衛(wèi)恒;王德功;劉揚(yáng);朱敏;;基于改進(jìn)DDS算法的任意信號(hào)發(fā)生器設(shè)計(jì)[J];電子技術(shù)應(yīng)用;2015年06期

3 李輝;劉鯤;;基于Labview的虛擬信號(hào)源設(shè)計(jì)[J];中國(guó)西部科技;2015年03期

4 梁赫西;周密;謝虎城;;基于FPGA與LabVIEW的DDS任意信號(hào)發(fā)生器設(shè)計(jì)[J];微型機(jī)與應(yīng)用;2015年02期

5 劉爭(zhēng);李昆;王燦濤;;基于Verilog HDL的DDS設(shè)計(jì)與實(shí)現(xiàn)[J];電子制作;2015年02期

6 馮佳;李佩s，

本文編號(hào)：2022925