本文關(guān)鍵詞： 三維集成電路 硅通孔 綁定前測試 電阻開路故障 泄漏故障　出處：《合肥工業(yè)大學(xué)》2015年碩士論文　論文類型：學(xué)位論文

【摘要】：基于硅通孔(Through Silicon Via,TSV)的三維集成電路(Three dimensional integrated circuit,3D IC)引起了半導(dǎo)體行業(yè)越來越多的關(guān)注。相比二維集成電路,3D IC具有諸多優(yōu)點：功耗更低,面積更小,帶寬更高,性能更好且支持異構(gòu)集成等。然而,要使得3D IC產(chǎn)品被廣泛使用,它的制造成本必須商業(yè)上可行,而良率是影響3D IC成本的最關(guān)鍵的因素之一。當(dāng)前TSV工藝技術(shù)還不成熟,制造的TSV可能存在類似于微孔或針孔這樣的缺陷,有缺陷的TSV降低了3D IC的良率,因此,需對TSV進行綁定前測試。然而,由于在綁定前TSV受到測試訪問的限制,使得綁定前TSV測試變得異常困難。首先,晶圓薄化前,TSV掩埋于硅襯底中,僅僅它的前端與邏輯模塊相連；其次,即使薄化后TSV的后端暴露出來,由于對探針嚴(yán)格的要求使得探針測試非常困難。針對上訴問題,本文以綁定前TSV為測試對象,在以下幾方面進行了主要的研究工作：首先,學(xué)習(xí)三維集成電路相關(guān)知識及硅通孔工藝技術(shù),探究引起TSV故障的原因并建立相應(yīng)的故障模型。分析TSV電阻開路故障和泄漏故障的故障效應(yīng),并比較它們的異同。其次,分析現(xiàn)有的三種綁定前TSV測試方法—分壓比較法、把TSV視為DRAM單元法、基于環(huán)形振蕩器的測試方法。并著重探討了當(dāng)前基于環(huán)形振蕩器的測試方法的還存在的缺點與不足。深入研究環(huán)形振蕩器的測試機制并對基于環(huán)形振蕩器的測試方法進行改進。最后,提出一種基于環(huán)形振蕩器的綁定前TSV測試方法。首先將環(huán)形振蕩器的TSV接收器分為一般反相器和施密特觸發(fā)器,并比較這2種環(huán)形振蕩器的測試分辨率；然后把施密特觸發(fā)器作為TSV接收器引入綁定前TSV測試；為防止誤測或誤診斷,采用多個低電壓測試TSV�；�45nm PTM CMOS工藝的HSPICE模擬結(jié)果表明,與現(xiàn)有同類方法相比,該方法具有更高的測試分辨率,且能測試大電容TSV和同時存在電阻開路故障和泄漏故障的TSV。
[Abstract]:The three dimensional integrated circuit 3D ICs based on silicon through Silicon (TSVT) have attracted more and more attention in semiconductor industry. Compared with 2D integrated circuits, 3D ICs have many advantages: lower power consumption, smaller area, higher bandwidth. However, in order for 3D IC products to be widely used, its manufacturing cost must be commercially feasible, and yield is one of the most important factors affecting the cost of 3D IC. The manufactured TSV may have defects such as micropores or pinholes. The defective TSV reduces the yield of 3D IC and therefore requires pre-binding testing of the TSV. However, because the TSV is restricted by test access before binding, This makes pre-binding TSV testing extremely difficult. First, the wafer thinning TSV is buried in silicon substrates, only its front end is connected to the logic module; and second, even if the thinned back end of the TSV is exposed, Due to the strict requirements of the probe, the probe testing is very difficult. In view of the appeal problem, this paper takes TSV before binding as the test object, and does the main research work in the following aspects: first of all, By studying the relevant knowledge of 3D integrated circuit and silicon through hole technology, this paper probes into the cause of TSV fault and establishes the corresponding fault model. The fault effects of TSV resistance open circuit fault and leakage fault are analyzed, and their similarities and differences are compared. In this paper, three existing pre-binding TSV testing methods, partial pressure comparison method, are analyzed, and TSV is regarded as DRAM unit method. The testing methods based on ring oscillator are discussed in detail. The testing mechanism of ring oscillator and the testing method based on ring oscillator are studied deeply and the testing method based on ring oscillator is also discussed. The method is improved. Finally, A pre-binding TSV testing method based on ring oscillator is proposed. Firstly, the TSV receiver of ring oscillator is divided into general inverter and Schmitt flip-flop, and the test resolution of these two kinds of ring oscillator is compared. Then Schmitt flip-flop is introduced into pre-binding TSV test as a TSV receiver, and several low-voltage TSVs are used to prevent mismeasurement or misdiagnosis. The HSPICE simulation results based on 45nm PTM CMOS process show that, compared with other similar methods, This method has higher test resolution and can test large capacitance TSV and TSVs with resistance open circuit fault and leakage fault at the same time.
【學(xué)位授予單位】：合肥工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN407

【相似文獻】

相關(guān)期刊論文 前10條

1 林萬孝;21世紀(jì)新型三維集成電路[J];機械與電子;1995年06期

2 杜秀云;唐禎安;;三維集成電路工作熱載荷工況的有限元仿真[J];系統(tǒng)仿真學(xué)報;2012年02期

3 Yoichi AKasaka ,黃定禮;三維集成電路的發(fā)展趨勢[J];微電子學(xué);1988年05期

4 王高峰;趙文生;;三維集成電路中的關(guān)鍵技術(shù)問題綜述[J];杭州電子科技大學(xué)學(xué)報;2014年02期

5 李波 ,李文石 ,周江;三維集成電路的性能計算[J];中國集成電路;2005年02期

6 中野元雄,王秀春;三維集成電路[J];微電子學(xué);1984年04期

7 Philip Garrou;;3D集成電路將如何實現(xiàn)?[J];集成電路應(yīng)用;2009年03期

8 李文石;二維和三維集成電路的熱阻計算[J];微電子學(xué);2005年05期

9 高文超;周強;錢旭;蔡懿慈;;應(yīng)用于三維集成電路解析式布局的層分配算法[J];計算機應(yīng)用;2013年06期

10 朱國良,張鶴鳴,胡輝勇,李發(fā)寧,舒斌;三維CMOS集成電路技術(shù)研究[J];電子科技;2004年07期

相關(guān)博士學(xué)位論文 前6條

1 杜秀云;三維集成電路熱問題的不確定性分析方法研究[D];大連理工大學(xué);2014年

2 高文超;基于非線性規(guī)劃的三維集成電路布局算法研究[D];中國礦業(yè)大學(xué)（北京）;2013年

3 錢利波;基于硅通孔技術(shù)的三維集成電路設(shè)計與分析[D];西安電子科技大學(xué);2013年

4 王鳳娟;基于硅通孔（TSV）的三維集成電路（3D IC）關(guān)鍵特性分析[D];西安電子科技大學(xué);2014年

5 劉曉冬;三維集成電路硅通孔匹配和倒裝芯片布線算法研究[D];復(fù)旦大學(xué);2013年

6 趙文生;三維集成電路中新型互連結(jié)構(gòu)的建模方法與特性研究[D];浙江大學(xué);2013年

相關(guān)碩士學(xué)位論文 前7條

1 武文珊;三維集成電路硅通孔動態(tài)功耗優(yōu)化[D];西安電子科技大學(xué);2014年

2 熊波;三維集成電路中新型TSV電容提取方法研究[D];西安電子科技大學(xué);2014年

3 陳振陽;三維集成電路TSV模型及高可靠傳輸研究[D];上海交通大學(xué);2015年

4 張鷹;三維集成電路綁定前硅通孔測試技術(shù)研究[D];合肥工業(yè)大學(xué);2015年

5 蘆杰亮;基于TSV的三維集成電路分割算法的研究[D];上海交通大學(xué);2014年

6 劉蓓;三維集成電路測試時間的優(yōu)化方法研究[D];合肥工業(yè)大學(xué);2011年

7 江鵬;TSV功耗建模與3D NoC功耗分析[D];西安電子科技大學(xué);2012年

，

本文編號：1509570