隨著互聯(lián)網(wǎng)業(yè)務(wù)的迅速發(fā)展，新的協(xié)議及應(yīng)用不斷涌現(xiàn)，高質(zhì)量的網(wǎng)絡(luò)服務(wù)成了人們的普遍需求。準(zhǔn)確、快速的分析網(wǎng)絡(luò)流量行為從而有效的管理流量是高質(zhì)量網(wǎng)絡(luò)服務(wù)的基礎(chǔ)。流量類別的準(zhǔn)確識(shí)別是網(wǎng)絡(luò)流量行為分析的基礎(chǔ)，而傳統(tǒng)的識(shí)別方法在識(shí)別新應(yīng)用的流量時(shí)逐漸失效。 在傳統(tǒng)方法失效后，人們開始嘗試基于數(shù)據(jù)挖掘算法來進(jìn)行流量識(shí)別。已有的研究表明，基于聚類的識(shí)別方法與傳統(tǒng)的基于端口及基于負(fù)載分析的識(shí)別方法相比具有可擴(kuò)展性好、性能高的優(yōu)點(diǎn)。此類方法的缺點(diǎn)在于不夠成熟，聚類算法參數(shù)及特征屬性的選取對(duì)識(shí)別精度影響很大。為解決此問題，本文研究了基于聚類算法的流量識(shí)別模型，研究如何選擇合適的特征屬性與算法參數(shù)提高識(shí)別精度。此外，為了滿足流量管理的需要，本文研究的流量識(shí)別模型將具備在線的實(shí)時(shí)識(shí)別能力。 網(wǎng)絡(luò)流量行為分析中的流量識(shí)別過程有一部分內(nèi)容需要進(jìn)行在線的實(shí)時(shí)操作，傳統(tǒng)的運(yùn)行平臺(tái)如：PC平臺(tái)存在著效率低、實(shí)時(shí)性差的缺點(diǎn)；ASIC架構(gòu)的平臺(tái)則靈活性差、開發(fā)效率低；NP架構(gòu)平臺(tái)對(duì)網(wǎng)絡(luò)數(shù)據(jù)的常規(guī)處理任務(wù)做了優(yōu)化，但對(duì)非典型網(wǎng)絡(luò)層應(yīng)用算法的加速能力有限。FPGA平臺(tái)卻沒有上述平臺(tái)的缺點(diǎn)，F(xiàn)PGA平臺(tái)既具有PC平臺(tái)的開放性、易...

【文章頁數(shù)】：76 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖2-2初始簇中心對(duì)劃分的影響

互換兩個(gè)染色體的某些基因。例如，交換其后4位基。以某一概率（稱為變異率，即發(fā)生一般為0.0001~0.1）改變某一個(gè)或例如：設(shè)個(gè)體，。的k值選取值與類別劃分精度的關(guān)系如圖2-3，這是因?yàn)閗直接決定了結(jié)果簇的越細(xì)，則一個(gè)簇中所含的種類類別一個(gè)閾值后，精度并不能....

圖2-3參數(shù)k與劃分精度的關(guān)系

北京工業(yè)大學(xué)工學(xué)碩士學(xué)位論文足了bootloader對(duì)存儲(chǔ)器訪問接口的要求�；贜orFlash的FPGA配置電路如圖3-2所示。所用的NorFlash芯片為JS28F128J3D75，容量為16MB，使用3.3V單電源工作，存儲(chǔ)帶寬可達(dá)26.6....

圖3-2FPGA配置電路

圖3-3DDR3與FPGA連接圖Figure3-3SchematicforDDR3andFPGADDR3的信號(hào)為高速信號(hào)，在使用DDR3需要對(duì)信號(hào)線進(jìn)行端接實(shí)現(xiàn)阻抗匹配，保證信號(hào)的完整性。根據(jù)DDR3所使用的SSTL15標(biāo)準(zhǔn)，其信號(hào)線的典型端接....

圖3-3DDR3與FPGA連接圖

-21-圖3-4SSTL15信號(hào)線端接Figure3-4TerminationforSSTL15signal3-4中可以看出SSTL信號(hào)的端接在線路上添加了兩個(gè)額外的外的端接電源VTT（VTT電壓為VDDR的一半）。端接電路，提高了PCB走線難度....

本文編號(hào)：3938768