為了解決總線對(duì)計(jì)算機(jī)系統(tǒng)的發(fā)展所帶來(lái)的問題,滿足外部設(shè)備對(duì)總線的帶寬要求,Intel提出了第三代總線技術(shù)PCI Express（以下簡(jiǎn)稱PCIE）。由于PCIE總線在設(shè)備互聯(lián)數(shù)據(jù)交互方面具有鮮明的技術(shù)優(yōu)勢(shì)和廣闊的應(yīng)用前景,對(duì)PCIE協(xié)議設(shè)備的研究也因此蓬勃發(fā)展,對(duì)PCIE芯片設(shè)備的功能驗(yàn)證工作也成為集成電路功能驗(yàn)證中的重要組成部分。目前,集成電路的功能有兩種驗(yàn)證手段:基于形式計(jì)算的形式化驗(yàn)證和基于仿真的模擬形式驗(yàn)證。形式驗(yàn)證雖然較符合驗(yàn)證的目標(biāo),但是由于自身的固有問題使得該技術(shù)還無(wú)法在工業(yè)界獲得青睞。模擬驗(yàn)證雖因其在EDA工具上易于實(shí)現(xiàn)而得到了廣泛的應(yīng)用,但模擬驗(yàn)證無(wú)法跟得上IC設(shè)計(jì)發(fā)展的步伐。為了減小逐漸拉大的IC芯片的規(guī)模和功能復(fù)雜度與驗(yàn)證技術(shù)發(fā)展的鴻溝,近些年來(lái),各種高級(jí)驗(yàn)證技術(shù)以及方法學(xué)應(yīng)運(yùn)而出。本文驗(yàn)證平臺(tái)的實(shí)驗(yàn)對(duì)象——協(xié)議棧芯片是在PCIE協(xié)議的基礎(chǔ)上進(jìn)行擴(kuò)展和改進(jìn)來(lái)完成的:該協(xié)議棧芯片在標(biāo)準(zhǔn)的PCIE總線層次結(jié)構(gòu)的基礎(chǔ)上,增加了網(wǎng)絡(luò)層,并在數(shù)據(jù)鏈路層設(shè)置了多個(gè)數(shù)據(jù)子鏈路進(jìn)行鏈路建立,同時(shí)對(duì)每條子鏈路進(jìn)行協(xié)議精簡(jiǎn)與擴(kuò)展。這種設(shè)計(jì)使得該款協(xié)議棧芯片本身包含Switch設(shè)備的路... 

【文章來(lái)源】：湘潭大學(xué)湖南省

【文章頁(yè)數(shù)】：79 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

PCB協(xié)議棧的層飲結(jié)構(gòu)

務(wù)層的主要功能是向網(wǎng)絡(luò)層發(fā)送來(lái)自內(nèi)存資源控制器或通信控封裝好的 TLP 報(bào)文，同時(shí)從網(wǎng)絡(luò)層接收 TLP 數(shù)據(jù)包轉(zhuǎn)發(fā)給內(nèi)控制器。事務(wù)層主要功能有：①事務(wù)層發(fā)送部分，②事務(wù)層接議棧仲裁機(jī)制，④配置空間，⑤錯(cuò)誤檢測(cè)。仿真運(yùn)行時(shí)，事務(wù)層與驗(yàn)證平臺(tái)進(jìn)行數(shù)據(jù)交互。其數(shù)據(jù)包格用數(shù)據(jù)包格式——TLP 數(shù)據(jù)包報(bào)文。其存儲(chǔ)器讀/寫請(qǐng)求報(bào)文+0Fmt Type R TC RAttr2R HT TD PE Attr AT LengRequesterID TagLastDW BEAddress[63:32]7 6 5 0 7 3 2 1 0 7 6 5 3 1+1 +2 4 3 2 1 6 5 4 4 2 07 6 5 Address[31:2]圖 3-2 TLP 存儲(chǔ)器讀/寫報(bào)文頭格式

【參考文獻(xiàn)】：
期刊論文
[1]FPGA通用驗(yàn)證平臺(tái)建立方法研究[J]. 呂欣欣,劉淑芬.  微電子學(xué)與計(jì)算機(jī). 2010(05)
[2]基于VMM的SOC可重用驗(yàn)證平臺(tái)設(shè)計(jì)[J]. 肖庚亮.  科學(xué)技術(shù)與工程. 2010(05)
[3]基于IP核的PCI Express接口[J]. 徐天,何道君,徐金甫.  計(jì)算機(jī)工程. 2009(24)
[4]基于遺傳算法的全芯片級(jí)覆蓋率驅(qū)動(dòng)隨機(jī)驗(yàn)證技術(shù)[J]. 沈海華,王朋宇,衛(wèi)文麗,郭崎.  計(jì)算機(jī)研究與發(fā)展. 2009(10)
[5]計(jì)算機(jī)總線的分類與發(fā)展趨勢(shì)[J]. 謝靜波.  科技信息(學(xué)術(shù)研究). 2007(30)
[6]RTL驗(yàn)證中的混合可滿足性求解[J]. 鄧澍軍,吳為民,邊計(jì)年.  計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào). 2007(03)
[7]基于Open Vera的IIC總線接口功能驗(yàn)證平臺(tái)的搭建[J]. 賀珊,張多利,何偉.  合肥工業(yè)大學(xué)學(xué)報(bào)(自然科學(xué)版). 2007(03)
[8]基于e語(yǔ)言的驗(yàn)證自動(dòng)化系統(tǒng)[J]. 章瑋,楊曉峰,徐盛.  電子設(shè)計(jì)應(yīng)用. 2006(12)
[9]PCI Express總線技術(shù)分析[J]. 孟會(huì),劉雪峰.  計(jì)算機(jī)工程. 2006(23)
[10]GATEST:使用遺傳算法自動(dòng)生成模擬矢量的驗(yàn)證平臺(tái)[J]. 易江芳,佟冬,程旭.  北京大學(xué)學(xué)報(bào)(自然科學(xué)版). 2006(05)

博士論文
[1]模型驅(qū)動(dòng)的SoC系統(tǒng)級(jí)功能驗(yàn)證關(guān)鍵技術(shù)研究[D]. 余金山.國(guó)防科學(xué)技術(shù)大學(xué) 2007
[2]集成電路的邏輯等價(jià)性驗(yàn)證研究[D]. 楊軍.浙江大學(xué) 2007

碩士論文
[1]基于System Verilog對(duì)TDM模塊的驗(yàn)證[D]. 姜春輝.西安電子科技大學(xué) 2013
[2]基于VMM的SoC驗(yàn)證環(huán)境的研究與實(shí)現(xiàn)[D]. 鄭國(guó)良.哈爾濱工業(yè)大學(xué) 2011
[3]PCI Express IP核的軟硬件協(xié)同設(shè)計(jì)與驗(yàn)證方法研究[D]. 李娜.西安石油大學(xué) 2011
[4]基于System Verilog的FC-AE接口芯片的功能驗(yàn)證[D]. 饒全林.電子科技大學(xué) 2011
[5]基于SVA的功能驗(yàn)證方法應(yīng)用研究[D]. 張瑾.西安電子科技大學(xué) 2010
[6]PCI Express數(shù)據(jù)事務(wù)層的設(shè)計(jì)及驗(yàn)證[D]. 陳炳軍.浙江大學(xué) 2006



本文編號(hào)：2995736