隨著嵌入式系統(tǒng)的發(fā)展,越來越多的研究人員將支持向量機(jī)（Support Vector Machine,SVM）算法實(shí)現(xiàn)在嵌入式系統(tǒng)中。然而嵌入式系統(tǒng)在硬件資源、儲(chǔ)存容量、能效等方面有著嚴(yán)格的限制,因此資源和功耗的優(yōu)化成為SVM在嵌入式系統(tǒng)中實(shí)現(xiàn)時(shí)主要的難點(diǎn)和挑戰(zhàn)。SVM算法包含訓(xùn)練和決策兩個(gè)過程,本文主要面向支持向量機(jī)決策過程的硬件實(shí)現(xiàn)。對(duì)此本文設(shè)計(jì)實(shí)現(xiàn)了基于現(xiàn)場(chǎng)可編程門陣列（FPGA）的決策函數(shù)的運(yùn)算平臺(tái)。我們首先完成了SVM硬件決策平臺(tái)的架構(gòu)設(shè)計(jì),使用SPI（Serial Peripheral Interface）與同步器模塊保證平臺(tái)與外部能夠進(jìn)行穩(wěn)定的數(shù)據(jù)通信。接著我們?cè)敿?xì)介紹了平臺(tái)中各個(gè)模塊的設(shè)計(jì)。在SVM決策函數(shù)模塊的設(shè)計(jì)中,為了減少資源消耗和降低功耗,我們進(jìn)行了數(shù)據(jù)精度表示的優(yōu)化并提出了指數(shù)函數(shù)可變精度計(jì)算的設(shè)計(jì)策略。我們使用Xilinx Artix7系列的NexysVedio FPGA開發(fā)平臺(tái)完成了SVM決策平臺(tái)的原型實(shí)現(xiàn)和驗(yàn)證。與優(yōu)化之前的設(shè)計(jì)相比,在不影響計(jì)算精度的前提下平臺(tái)能夠降低13%的功耗,結(jié)合延時(shí)的優(yōu)化,在計(jì)算單個(gè)測(cè)試向量能夠減少50%的能量。此外,本文還基于數(shù)... 

【文章來源】：上海交通大學(xué)上海市 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：66 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

輸入向量精度對(duì)預(yù)測(cè)精度的影響

圖 3-8 支持向量對(duì)應(yīng)的核函數(shù)值及 L2-Norm 值的分布 The Gaussian kernel and L2-Norm results distributions for suppo單元的高精度或低精度計(jì)算由迭代次數(shù)控制，為了分IC 子模塊輸出的誤差大小，我們仿真了 CORDIC 算法迭代次數(shù)的關(guān)系曲線，輸入為 50 個(gè)在區(qū)間[-1, 1]內(nèi)的。可以看出誤差函數(shù)基本都在迭代次數(shù)為 6 時(shí)開始收收斂到很小的值（<0.01），精度的提升不再明顯。因此度計(jì)算，我們可以設(shè)定不同的迭代次數(shù)，高精度的話計(jì)算則可以對(duì)不用的應(yīng)用選擇合適的值。本論文中迭塊中的控制單元產(chǎn)生的信號(hào) Iteration Ctrl 控制，即圖

圖 3-8 支持向量對(duì)應(yīng)的核函數(shù)值及 L2-Norm 值的分布.3-8 The Gaussian kernel and L2-Norm results distributions for support v算單元的高精度或低精度計(jì)算由迭代次數(shù)控制，為了分析RDIC 子模塊輸出的誤差大小，我們仿真了 CORDIC 算法計(jì)與迭代次數(shù)的關(guān)系曲線，輸入為 50 個(gè)在區(qū)間[-1, 1]內(nèi)的隨示�？梢钥闯稣`差函數(shù)基本都在迭代次數(shù)為 6 時(shí)開始收斂則收斂到很小的值（<0.01），精度的提升不再明顯。因此針精度計(jì)算，我們可以設(shè)定不同的迭代次數(shù)，高精度的話可的計(jì)算則可以對(duì)不用的應(yīng)用選擇合適的值。本論文中迭代模塊中的控制單元產(chǎn)生的信號(hào) Iteration Ctrl 控制，即圖 3-7

【參考文獻(xiàn)】：
期刊論文
[1]A parallel and scalable digital architecture for training support vector machines[J]. Kui-kang CAO1,Hai-bin SHEN1,Hua-feng CHEN2 (1Institute of VLSI Design,Zhejiang University,Hangzhou 310027,China) (2Zhejiang University of Media and Communications,Hangzhou 310027,China).  Journal of Zhejiang University-Science C（Computers & Electronics）. 2010(08)
[2]基于FPGA的CSD編碼乘法器[J]. 何永泰,黃文卿.  電子測(cè)量技術(shù). 2006(04)



本文編號(hào)：3000549